Sibprompost.ru

Стройка и ремонт
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Суммирующий синхронный счетчик

Суммирующий синхронный счетчик

В наше время проявляется тенденция к бурному развитию цифровой электроники. Курсовая работа предполагает рассмотрение и разработку такого устройства цифровой электроники как суммирующий синхронный счетчик.

Счетчики получили очень широкое распространение в самых различных отраслях промышленности, в быту, в повседневной жизни, потому что они являются многофункциональными устройствами.

Эти устройства используются не только для подсчета импульсов, поданных на вход, но и для деления входной частоты с заданным коэффициентом деления.

Актуальность проектирования подобного вида устройств заключается в том, что они обладают высоким быстродействием, приемлимой помехоустойчивостью, низкой потребляемой мощностью, относительно низкой стоимостью.

Счетчики могут применяться в качестве счетчиков каких-либо изделий на производстве, в роли счетчика частиц (например, фотонов) и даже в самых обыкновенных электронных часах используются счетчики.

Счетчиком называется устройство, предназначенное для подсчета числа импульсов, поданных на вход. Число разрешенных состояний счетчика называют его модулем или коэффициентом счета Ксч.

Используется множество различных вариантов счетчиков: асинхронный и синхронный; двоичные и десятичные; однонаправленные (с увеличением счета) и двунаправленные (с увеличением или уменьшением счета), называемые реверсивными, с постоянным или переключаемым коэффициентом деления. Основа любого счетчика является линейка из нескольких триггеров. Между триггерами могут быть введены дополнительные обратные связи, позволяющие получить любой коэффициент деления, а не только равный 2n. Например, счетчик, состоящий из четырех триггеров, может иметь максимальный коэффициент деления 24=16.

Для четырехтриггерного счетчика минимальный выходной код — 0000, максимальный — 1111, а при коэффициенте деления КД=10 выходной счет останавливается при коде 1001=9.

Следовательно, удобно выпускать четырехтригерные счетчики в двух вариантах: двоичном и десятичном. Расширить функции счетчиков можно, видоизменяя их цепи управления и вводя дополнительные связи между триггерами.

Основными временными характеристиками счетчиков являются максимальная частота поступления счетных импульсов fсч и время перехода из одного состояния в другое.

По характеру операций счета счетчики делятся на суммирующие, вычитающие и реверсивные. В зависимости от основания системы счисления, в которой осуществляется счет, они могут быть двоичными, двоично-десятичными, двоично-пятеричными и т.д. По схемным признакам счетчики могут быть асинхронными и синхронными.

В асинхронных счетчиках на тактирующие входы синхронных триггеров или на информационные входы асинхронных триггеров информация поступает с выходов соседних триггеров, поэтому триггеры в таких схемах срабатывают не одновременно, а последовательно, друг за другом. В синхронных счетчиках все триггеры переключаются одновременно под действием общего синхронизирующего сигнала, поступающие на тактирующие входы всех триггеров одновременно.

По способу организации цепей переноса они делятся на схемы с последовательным, параллельным и групповым переносом.

В счетчиках с последовательным переносом перенос в соседний старший разряд формируется только после переключения триггера в предыдущем разряде. Их быстродействие определяется суммой времен установления (задержки) триггеров всех разрядов.

В счетчиках с параллельным переносом аргументами функций переносов для каждого разряда являются только сигналы на выходах триггеров соответствующих сигналов, причем переносы для всех разрядов счетчика формируются одновременно. Их быстродействие определяется временем установки одного триггера и одной комбинационной схемы независимо от числа разрядов счетчика.

Цепи сквозного переноса организуются таким образом, чтобы функция переноса i-го разряда счетчика являлась аргументом функции переноса (i+1)-го разряда. В этом случае сигналы переносов для каждого разряда формируются поочередно, начиная с младших разрядов счетчика. Счетчики со сквозным переносом требуют меньшего числа логических элементов для организации цепей переноса, но уступают счетчикам с параллельным переносом в быстродействии. Их быстродействие определяется в худшем случае переключением n логических схем в цепях сквозного переноса и одного триггера (n — число разрядов счетчика).

Если счет выполняется в канонической двоичной системе счисления (в однородной позиционной двоичной системе счисления с естественным порядком весов), то такой счетчик называют с естественным порядком счета. Коэффициент счета при этом может быть Ксч≤2n, но независимо от его значения счет выполняется от 0 до Ксч.

Если счет выполняется в неканонических системах (например, символических, с искусственным порядком весов и т.д.), то порядок счета считается искусственным (произвольным).

В счетчиках Ксч ≠2n и произвольным порядком счета наиболее часто применяются схемы с принудительным насчетом и с начальной установкой.

Счетчики, выполненные в виде отдельных функциональных узлов, имеются в составе многих серий микросхем. Номенклатуру счетчиков отличает большое многообразие. Многие из них обладают универсальными свойствами и позволяют управлять коэффициентом и направлением счета, вводить до начала цикла исходное число, прекращать по команде счет, наращивать число разрядов и т.п.

Читайте так же:
Счетчик вмх 50 водомер

В ряде случаев, однако, может возникнуть необходимость в счетчике с нетиповыми характеристиками. Такие счетчики синтезируются из отдельных триггеров и логических элементов.

Простейший двоичный счетчик может быть реализован путем последовательного соединения счетных Т-триггеров (рис. 1.1).

Рисунок 1.1 — Двоичный суммирующий счетчик с последовательным переносом

При построении временных диаграмм учитывалось, что каждый триггер изменяет свое состояние по спадающему фронту «1-0» на своем синхровходе. Логические уровни на выходах триггеров соответствуют двоичным числам, которые возрастают с приходом каждого входного импульса. Это объясняет название: «суммирующий двоичный счетчик».

Из временных диаграмм следует, что частота на выходе каждого триггера уменьшается в два раза. Поэтому двоичные счетчики называют также делителями частоты. Общий коэффициент деления равен:

,

где: n — количество последовательно включенных триггеров.

На основе Т-триггеров можно построить вычитающий двоичный счетчик, если на вход следующего триггера подавать сигналы с инверсного выхода предыдущего триггера. Вычитающий двоичный счетчик можно реализовать также по схеме на рис.1.2, если использовать Т-триггеры, управляемые восходящим фронтом «0-1».

Рисунок 1.2-Вычитающий двоичный счетчик с последовательным переносом

Логические уровни на выходах триггеров (см. временные диаграммы на рис.1.3) соответствуют двоичным числам, которые уменьшаются с приходом каждого входного импульса. Из нулевого состояния счетчик переходит — в максимальное (для четырехразрядного счетчика — это код 15).

На рис. 1.4 приведен фрагмент реверсивного счетчика. Этот счетчик может работать как суммирующий при подаче на управляющий вход «D/

U» низкого логического уровня или как вычитающий, если подать на управляющий вход высокий логический уровень.

Рисунок 1.3 — Временные диаграммы двоичного вычитающего счетчика

Переключение режимов реверсивного счетчика осуществляется мультиплексорами «2 на 1».

В большинстве случаев счетчики имеют цепи установки всех триггеров в исходное состояние.

Рисунок 1.4-Реверсивный двоичный счетчик с последовательным переносом

Общим недостатком всех счетчиков с последовательным переносом (в литературе встречается также название «асинхронные счетчики») являются большие и неравномерные задержки распространения входного сигнала до всех выходов триггеров. Особенно большие задержки распространения сигнала заметны на выходе последнего триггера.

Если выходные логические уровни триггеров подать на входы дешифратора, то на выходах дешифратора будут заметны «ложные импульсы» (за счет эффекта гонок) длительностью до 12*tз и более.

Для выравнивания временных задержек всех триггеров применяют счетчики с параллельным переносом (рис.1.5), которые называются также «синхронными счетчиками», потому что входной сигнал С подают параллельно на синхровходы всех триггеров.

Рисунок 1.5-Двоичный суммирующий счетчик с параллельным переносом

Синхронный счетчик реализован на J-K-триггерах, имеющих по три входа J и три входа К, объединенных логической операцией конъюнкции.

Временные диаграммы этого счетчика такие же, как на рис.1.3. Первый триггер работает в счетном режиме. Для этого на его входы J и K постоянно поданы уровни логической «1».

Второй триггер изменяет (инвертирует) свое состояние по фронту «1-0» входного сигнала только при единичном уровне на выходе Q1.

Третий триггер изменяет свое состояние по фронту «1-0» входного сигнала С только при единичных уровнях на выходах первого и второго триггера. Четвертый триггер изменяет свое состояние, когда три первых триггера находятся в единичном состоянии. Поэтому на входы J, K последнего триггера поданы выходные сигналы первых трех триггеров.

Все триггеры могут изменять свои состояния только одновременно по фронту «1-0» входного сигнала. Поэтому задержки распространения сигналов на всех выходах будут примерно равны (если не считать технологический разброс параметров триггеров). Такой счетчик обладает минимальными задержками распространения сигналов от входа С ко всем выходам и поэтому — максимальным быстродействием.

Лучшие статьи по информатике

Полевой транзистор с изолированным затвором
Полевыми транзисторами называют активные полупроводниковые приборы, в которых выходным током управляют с помощью электрического поля. Полевые транзисто .

Светодиодная гирлянда на микроконтроллере ATiny2313
Развитие микроэлектроники и широкое её применение в промышленном производстве, в устройствах и системах управления самыми разнообразными объектами и процесс .

Радиотехничесакие средства
радиотехника передатчик генератор каскад Практика была организована в радиотехническом учебном центре (РТУЦ) Ленинградской военно-морской базы (ЛенВМБ), базир .

Синхронные счётчики

Теперь возникает вопрос того, что делать со входами J и K? Мы знаем, что нам необходимо поддерживать принцип деления частоты на два для каждого последующего разряда, и что такое деление частоты легче всего создать с помощью триггеров, работающих в режима переключения между двумя устойчивыми состояниями, следовательно, на входы J и K должен подаваться сигнал высокого уровня. Однако, если мы просто соединим все входы J и K с положительной шиной питания (как в случае асинхронного счётчика), то такая схема не будет работать, поскольку изменение состояний триггеров будет происходить одновременно: по каждому новому синхроимпульсу.

Читайте так же:
Счетчики купюр какой лучше

Давайте ещё раз посмотрим на последовательность двоичных чисел и попробуем выявить ещё одну закономерность, с помощью которой можно было бы предсказать момент изменения состояния битов. Принцип действия асинхронных счётчиков основан на том факте, что смена состояния триггеров происходит в тот момент, когда предыдущий триггер переходит с высокого уровня на низкий (с 1 на 0). Поскольку в схеме синхронного счётчика невозможно тактировать триггер, исходя из перемены состояния предыдущего триггера, нам следует найти другую закономерность в последовательности двоичных чисел:

При изучении последовательности четырёхразрядных двоичных чисел, можно обнаружить ещё одну закономерность. Обратите внимание, что непосредственно перед сменой состояния триггера, все предыдущие триггеры находятся в состоянии высокого логического уровня:

Эту закономерность можно использовать при разработке схемы счётчика. Если сделать так, чтобы каждый J-K-триггер менял своё состояние исходя из того, находятся ли выходы (Q) предыдущих триггеров в состоянии единицы, то мы сможем получить схему, в которой все триггеры будут тактироваться одновременно:

Первый триггер (слева) меняет состояние по каждому синхроимпульсу; второй триггер меняет состояние, только когда на Q – сигнал высокого логического уровня; третий триггер меняет состояние, только если на Q и Q1 – сигнал высокого логического уровня; последний триггер меняет состояние, только если на Q и Q1 и Q2 – сигнал высокого логического уровня.

Такова схема четырёхразрядного синхронного счётчика. Каждый из триггеров старшего разряда готов к изменению состояния (на входах J и K высокий уровень), если выходы Q всех предыдущих также находятся на высоком уровне. В противном случае, на входах J и K будет сигнал низкого уровня, что переведёт их в режим «защёлки», и они будут сохранять текущее состояние до следующего синхроимпульса. Поскольку триггер, соответствующий самому младшему разряду должен изменять состояние по каждому синхроимпульсу, его входы J и K соединены с Vcc или Vdd, благодаря чему на них всегда будет подаваться логическая единица. Для изменения своего состояния следующий триггер должен лишь «распознать», что на выходе Q первого триггера высокий логический уровень, поэтому здесь не требуется логический элемент И. Тем не менее, остальные триггеры должны быть готовы к перемене состояния только в тот момент, когда на всех предыдущих триггерах высокий логический уровень, и здесь необходимо использовать логические элементы И.

Для того чтобы собрать синхронный счётчик, осуществляющий обратный счёт, необходимо сделать схему, которая бы опознавала соответствующие последовательности битов, которые предсказывают моменты переключения при обратном счёте. Не удивительно, что при изучении последовательности двоичных чисел, мы видим, что все предыдущие разряды находятся на низком логическом уровне перед переменой состояния (если смотреть на последовательность в обратном порядке):

На каждом триггере имеется выход Q’, который можно использовать для разрешения переключения состояния каждого следующего триггера, когда на этих выходах будет сигнал высокого логического уровня (что происходит каждый раз, когда на соответствующих выходах Q присутствует сигнал низкого логического уровня).

Первый триггер (слева) меняет состояние по каждому синхроимпульсу; второй триггер меняет состояние, только когда на Q – сигнал высокого логического уровня; третий триггер меняет состояние, только если на Q и Q1 – сигнал высокого логического уровня; последний триггер меняет состояние, только если на Q и Q1 и Q2 – сигнал высокого логического уровня.

Эту схему можно улучшить и собрать счётчик с возможностью выбора между счётом в прямом и обратном направлении. Для этого необходимо собрать две линии из элементов И, которые будут обнаруживать соответствующие состояния триггеров, а затем используем элементы ИЛИ для объединения и подачи сигналов с выходов элементов И на входы J и K каждого следующего триггера:

Эта схема не так сложна, как это может показаться на первый взгляд. Управляющая линия прямого/обратного счёта включает либо верхнюю либо нижнюю цепь элементов И, вследствие чего на следующие триггеры поступают сигналы с выходов Q/Q’. Если на линии управления прямого/обратного счёта сигнал высокого уровня, то будут включены верхние элементы И, а схема будет работать также как и первая схема, показанная в этой статье. Если на линии управления прямого/обратного счёта сигнал низкого уровня, то будут включены нижние элементы И, — схема будет работать также как и вторая схема, показанная в этой статье (обратный счёт).

Для наглядной иллюстрации на схеме ниже (счёт в прямом направлении) отключённая часть схемы изображена серым цветом:

На этой схеме показан режим обратного счёта (отключённая часть схемы также изображена серым цветом):

Читайте так же:
Счетчики турбинные для нефти

Счётчики прямого/обратного счёта — очень полезные устройства. Такие счётчики часто применяются в системах управления перемещением машин, в которых устройство под названием кодер или круговой датчик положения вала преобразует механическое вращение в серию электрических импульсов, которые применяются в качестве синхроимпульсов для отслеживания суммарного перемещения:

При передвижении машины происходит вращение вала кодера, в ходе чего образуется или прерывается луч света между светодиодом и фототранзистором, что позволяет генерировать синхроимпульсы, используемые для тактирования счётчика. Таким образом, счётчик накапливает значение суммарного перемещения вала, выступая электронным указателем значения смещения машины. Если нам требуется лишь отследить суммарное значение перемещения и нет необходимости принимать во внимание изменение направления движения, то мы можем воспользоваться показанной выше . Однако, если мы желаем, чтобы счётчик увеличивал значение при движении в одном направлении и уменьшал его при движении в противоположном направлении, то необходимо использовать счётчик прямого/обратного счёта, а также схему кодер/декодер с возможностью различения направлений движения.

Если мы будем использовать кодеры с двумя наборами пар светодиодов/фототранзисторов, так чтобы их прямоугольные импульсные сигналы были сдвинуты по отношению друг к другу на 90 o , то мы получим кодер с квадратурным выходом (квадратурными сигналами называются два сигнала со сдвинутыми по отношению друг к другу на 90° прямоугольными импульсами). Схема определения последовательности фаз может быть собрана с помощью D-триггера, что необходимо для различения последовательности импульсов при вращении в ту или иную сторону:

Когда кодер вращается по часовой стрелке, прямоугольный сигнал входа «D» будет опережать сигнал входа «C», то есть он будет находиться на высоком логическом уровне при переходе кривой сигнала «С» с низкого уровня на высокий, при этом D-триггер будет находиться в состоянии SET (выход Q будет в состоянии логической единицы) при каждом новом синхроимпульсе. При логической единице на выходе Q счётчик будет переведён в режим счёта в прямом направлении, и при каждом синхроимпульсе, получаемом с кодера (с двух светодиодов) выходное значение будет увеличиваться. И наоборот, когда направление вращения кодера меняется на противоположное, сигнал входа «D» будет отставать от формы кривой «C», то есть он будет находиться на низком логическом уровне при переходе кривой «С» с низкого уровня на высокий, при этом D-триггер будет сброшен в исходное состояние (выход Q будет в состоянии логического нуля) при каждом новом синхроимпульсе. Этот сигнал низкого уровня отдаёт команду на уменьшение значения при каждом синхроимпульсе с кодера.

Эта схема, или очень похожая на неё, является главной частью любой системы для определения местоположения на импульсном датчике-кодере. Подобные схемы широко распространены в робототехнике, станках с ЧПУ, и других системах, где необходимо измерение двустороннего механического перемещения.

Счетчики. Последовательный двоичный счетчик. Асинхронные и синхронные счетчики

Страницы работы

Содержание работы

СЧЕТЧИКИ

Последовательный двоичный счетчик.

Двоичные счетчики и делители частоты используются в самых разных областях техники, в частности в управляющих системах ЭВМ, в цифровых электронных часах, частотомере и т.д. Наиболее часто на практике применяются двоичные и десятичные счетчики и делители.

Основной параметр счетчика – модуль счета Кс – максимальное число, импульсов, которое может быть сосчитано счетчиком. Если счетчик состоит из m триггеров, то число состояний 2 m и Кс≤2 m . Число импульсов, сосчитанное счетчиком может быть представлено на его выходе в прямом коде, обратном, циклическом. Счетчики и делители по модулю Кс делятся на асинхронные, и синхронные. У асинхронных делителей каждый разряд синхронизует следующий разряд деления. Синхронные делители синхронизируются поступающими извне импульсами. Входы синхронизации обычно у них включены параллельно.

По направлению счета счетчики делятся на суммирующие, вычитающие и реверсивные.

У суммирующего счетчики число, которое в него записано, увеличивается на единицу после того каждого импульса до заполнения, а у вычитающего счетчики уменьшается. Реверсивные счетчики могут считать по соответствующей команде в обеих направлениях. В большинстве счетчиков используются синхронные триггеры, синхронизируемые фронтом тактовых импульсов : D, J-K триггеры.

Асинхронные счетчики.

Переход любого состояния выхода триггера по таблице происходит при условии, если соседний младший разряд переходит из состояния лог.1 в состояние лог.0, т.е. по спаду уровня логического сигнала. Таким образом, для построения суммирующего счетчика выход каждого триггера соединяется с входом синхронизации, причем триггеры должны синхронизироваться спадом логического уровня.

Возможно также использовать триггеры, синхронизируемые фронтом логического сигнала, но в таком случае выходами счетчика являются инверсные выходы триггеров .

Читайте так же:
Внутренний счетчик посещений сайта wordpress

Вычитающий счетчик на D – триггерах.

Аналогично при движении по таблице в сторону уменьшения, можно увидеть, что изменение состояния разряда происходит при переходе в младшем разряде уровня из лог.0 в лог.1, т.е. для построения счетчики нужно использовать триггеры с синхронизацией по фронту на входе синхронизации. Можно также увидеть, что у суммирующего счетчика на выходах коды уменьшаются, поэтому если снимать сигналы с инверсных выходов, то получим вычитающий счетчик.

Асинхронные счетчики просты по устройству, но быстродействие их низкое, так как задержка установления старшего разряда равна n ∙ t, где n – число триггеров, если все триггеры переходят из состояния лог.1 в лог.0. Если к выходам такого счетчики подключена схема совпадений, то возможны ложные ее срабатывания. Это происходит потому, что при переключении триггеров по цепочке число, записанное в счетчике перед установившемся состоянием, проходит ряд значений и поэтому возможны возвращение (на время задержки переключения триггеров) состояния счетчика к предыдущим значениям.

Однако во многих случаях это не имеет значения. Например, для суммирующего счетчика, если схема совпадений настроена на состояние «все единицы», ложных срабатываний нет.

Синхронные счетчики.

Задержки срабатывания уменьшаются у синхронных счетчиков. Из таблицы можно также увидеть, что изменение в любом из разрядов происходит в случае, если в предыдущем такте во всех младших разрядах установлены лог.1. Поэтому у суммирующего счетчика разрешение на переключение некоторого триггера дается в случае, если во всех младших триггерах по отношению к данному установлены лог.1, при этом входы синхронизации триггеров включены параллельно. Синхронные счетчики делятся на параллельные, последовательные и последовательно – параллельные.

Параллельный синхронный делитель на 16.

1. Состояние всех триггеров меняется одновременно, поэтому задержка счетчика равна задержке переключения одного триггера.

2. Переход любого из триггеров происходит, если все предыдущие триггеры находятся в состоянии лог.1.

Последовательный синхронный счетчик.

Здесь также триггеры переключаются одновременно, но максимальная частота счета определяется задержкой распространения переноса внутри схемы и между счетчиками, если два или несколько таких счетчиков включены последовательно.

Реверсивный двоичный счетчик с управлением направления счета.

Реверсивный счетчик служит ля сложения или вычитания поступающих импульсов. Как правило, реверсивные счетчики выполняются синхронными. В рассматриваемой схеме сигналы синхронизации со входа С поступают на все триггеры, но разрешение счета каждого из триггеров формируется в зависимости от направления счета и состояния предыдущих счетчиков. В суммирующем режиме (Режим = 0) переход каждого триггера разрешается, если во всех младших до него разрядах установлены лог.1. В вычитающем режиме триггер переключается, если во всех младших разрядах лог.0.

Обычно микросхемы счетчиков, выпускаемые промышленностью, имеют 4 разряда. Часто возникает необходимость иметь счетчики большей разрядности, поэтому все такие счетчики можно каскадировать, т.е., соединяя их последовательно, можно наращивать разрядность. Для этого у счетчиков предусмотрены дополнительные выходы и входы. Имеются выходы переноса (выход переполнения), которые подключаются к входам переноса счетчиков старших разрядов. При этом выполняется условие, при котором работа счетчика в суммирующем режиме разрешена, если у всех счетчиков в младших разрядах установлены лог.1, и наоборот для вычитающего режима. Пример такого счетчика показан ниже. В нем использована другая идея. Прохождение импульсов на вход синхронизации происходит для суммирующего режима в том случае, если во всех младших разрядах и на входе переноса счетчика.

Этот счетчик имеет 2 входа синхронизации. Если импульсы поступают на вход С + , то счетчик работает как суммирующий, если на вход С – , то как вычитающий. При каскадировании выходы переносов Р + и Р – подключается соответственно к счетным входам С + и С – . Подобная схемотехника используется в счетчике ИЕ7 ТТЛ различных серий (555 ИЕ7, 1533 ИЕ7).

Счетчики с произвольным коэффициентом деления

В различных электронных устройствах часто необходимо использовать счетчики с коэффициентом счета не равным 2 m , где m – целое число. В частотомерах используются счетчики на 10, в электронных часах имеются счетчики на 24, на 12, на 60. Часто требуются счетчики с другим модулем счета. Такие счетчики используют обычные счетные триггеры, которые могут находиться в 2-ух состояниях, поэтому для счетчика с модулем счета К число состояний триггерной схемы должно быть не меньше К. Таким образом можно записать: К ≤ 2 N . Или N ≥ log 2 K).

Для построения счетчика с произвольным модулем счета используются схемы на двоичных триггерах, в которых при помощи дополнительной логики исключаются лишние состояния с помощью обратных связей.

Читайте так же:
Как зарегистрировать счетчик яндекс метрика

Синхронные двоичные счётчики

Как мы уже упоминали ранее, основным недостатком делителей, построенных на кольцевых счётчиках, является малый коэффициент деления. Двоичные счётчики в этом смысле более эффективны. Попробуем разработать синхронный счётчик, работающий по двоичному закону. Для этого обратим внимание, что переключение следующего разряда счётчика происходит только тогда, когда состояние всех предыдущих его разрядов равно единицам. Это состояние может быть легко определено при помощи логического элемента «И».

Принципиальная схема одного из вариантов реализации четырёхразрядного синхронного двоичного счётчика приведена на рисунке 1.


Рисунок 1. Принципиальная схема четырёхразрядного синхронного двоичного счётчика

В этой схеме счётные триггеры реализованы на основе JK триггера. В ней все триггеры переключаются одновременно, так как входной тактовый сигнал счётчика подаётся на вход синхронизации сразу всех триггеров. Разрешение переключения счётного триггера формируется схемами «И», включёнными между триггерами.

При использовании нескольких микросхем для формирования переноса, предназначенного для последующих разрядов двоичного счётчика, в приведённой схеме синхронного счётчика формируется сигнал TC. В следующих микросхемах этот сигнал подаётся на входы CEP или CET. Переключение триггеров в схеме возможно только при подаче на оба этих входа логической единицы.

В качестве примера условно-графического обозначения синхронного двоичного счётчика приведём обозначение микросхемы К1533ИЕ10.


Рисунок 2. Условно-графическое обозначение синхронного счётчика с возможностью параллельной записи

Рассмотрим в качестве примера реализацию 32-х разрядного двоичного счётчика. Для этого используем четыре микросхемы К1533ИЕ10. Получившаяся принципиальная схема синхронного 32-х разрядного двоичного счётчика приведена на рисунке 7. При необходимости этот счётчик может быть легко превращён в любой недвоичный счетчик, как при помощи обратных связей, так и используя предварительную запись исходного состояния счётчика.


Рисунок 3. Принципиальная схема 32-х разрядного синхронного двоичного счётчика

Будет ли счётчик находиться в режиме счёта или в режиме параллельной записи определяется потенциалом на входах микросхем PE. При нулевом потенциале на этом входе PE производится запись информации с входов данных D во внутренние триггеры счётчиков. Именно поэтому на входы PE всех микросхем подан высокий потенциал (они подключены к источнику питания).

В схеме, приведённой на рисунке 3, не используются входы параллельной записи, однако мы знаем, что входы цифровых микросхем нельзя бросать в воздухе, поэтому следует присоединить их либо к источнику питания, либо к общему проводу схемы. В данной схеме все входы данных присоединены к источнику питания.

Так как в схеме на рисунке 3 применены микросхемы синхронных счётчиков, то все входы синхронизации должны быть соединены параллельно. Только в этом случае запись нового состояния счётчика во внутренние триггеры будет производиться одновременно.

Микросхема младших разрядов двоичного счётчика D1 должна работать всегда, пока на её вход синхронизации поступают тактовые импульсы, поэтому входы разрешения счёта CEP и CET в этой микросхеме присоединены к источнику питания. Следующая микросхема D2 должна переключиться только тогда, когда во всех триггерах микросхемы D1 будет записана логическая единица. Для этого вход разрешения счёта CEP соединён с выходом TC микросхемы младших разрядов D1. Второй вход разрешения счёта остаётся подключенным к питанию схемы.

Следующая микросхема D3 подключается так же. Однако если не принять дополнительных мер, то время распространения сигнала разрешения счёта при увеличении количества микросхем, использованных в счётчике, будет увеличиваться пропорционально количеству микросхем. Для того чтобы избежать этой ситуации, в схеме использован вспомогательный вход разрешения счёта CEP. Сигнал с выхода TC микросхемы D1 подаётся на входы CEP всех последующих разрядов.

На этом можно завершить изучение схем счётчиков, так как в особенностях внутреннего устройства и применения остальных микросхем, используя полученные знания, можно легко разобраться самостоятельно.

Понравился материал? Поделись с друзьями!

  1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
  2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2010.
  3. Александр Ашихмин Цифровая схемотехника. Шаг за шагом. М, Диалог-МИФИ, 2008.
  4. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
  5. Клайв Максфилд Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойца. М, Додэка XXI, 2015.
  6. Шило&nbspВ.&nbspЛ. «Популярные микросхемы КМОП» — М.: «Горячая Линия — Телеком» 2002
  7. «CMOS Power Consumption and Cpd Calculation» «Texas Instruments» 1997
  8. «Input and Output Characteristic of Digital Integrated Circuits» «Texas Instruments» 1996
  9. «LOGIC MIGRATION GUIDE» «Texas Instruments» 2004

Вместе со статьей «Синхронные двоичные счётчики» читают:

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector