Sibprompost.ru

Стройка и ремонт
7 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчик с последовательным переносом

Счетчик с последовательным переносом

В счетчиках с последовательным переносом счетные импульсы подаются на вход триггера первого младшего разряда. Между собой триггеры соединены так, чтобы обеспечить переключение последующего, когда уровень напряжения предыдущего триггера переходит из высокого в низкий. Все триггеры должны работать в счетном режиме, чтобы изменять свое состояние под действием перепада каждого переключающего импульса. Перечисленным требованиям удовлетворяет схема последовательного счетчика на JK триггерах, изображенных на рисунке 1.

Рисунок 1. Схема последовательного счетчика на JK триггерах

Если в счетчике используются триггеры, переключающиеся перепадом 0/1, то вход следующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по прямому выходу триггер переключается из единицы в ноль.

Если счетчик вычитающий, это означает, что счетные импульсы следует подавать на вход триггера младшего разряда, а между собой триггеры должны быть соединены так, чтобы обеспечить переключение последующего, когда уровень напряжения предыдущего по прямому входу переходит из низкого в высокий.

Для выполнения последнего условия счетный вход последующего триггера следует соединить с инверсным выходом предыдущего, если переключается перепадом 1/0, или с прямым, если триггеры переключаются 0/1 как показано на рисунке 2.

Рисунок 2. Схема параллельного счетчика на JK триггерах

Счетчики с последовательным переносом имеют простую структуру и обладают рядом недостатков. Один из них состоит в сравнительно низком быстродействии: к К-тому разряду переключающий сигнал проходит через (К-1) предыдущих, поэтому интервал между соседними входными импульсами должен превышать tn (n-1), где tn — время переключения триггера; n — число разрядов счетчика. Другим недостатком счетчика является то, что в ходе переключения младшие разряды счетчика принимают уже новые состояния, в то время как старшие еще находятся в прежнем, т. е. при смене одного числа другим, счетчик проходит ряд промежуточных состояний, каждое из которых может быть принято за двоичный код числа, прошедших на входе импульсов.

Когда для устройства, содержащего счетчик, указанные недостатки являются существенными, используют счетчик с параллельным переносом.

Оценка производительности каналов и мониторинг корпоративной сети
В последнее время всё чаще документооборот и передача корпоративной информации совершается в электронном виде тем или иным способом. Для этого уже существует множество протоколов и метод .

Одномодовые оптические волокна
В одномодовых оптических волокнах (SM ОВ) диаметр сердцевины соизмерим с длиной волны, и за счет этого в нем существует только одна основная направляемая мода LP01. Рис. 1. Р .

Применение пространственной фильтрации для улучшения радиоголографических изображений объектов, находящихся за препятствиями
В настоящее время активно развивается раздел науки, посвященный радиовидению. Это связано с тем, что радиовидение может найти свое применение в широкой сфере деятельности человека для об .

Счетчик с параллельным переносом.

1010111

1011000

(101 – неизмененная часть, 0111 – изменяемая часть)

Изменяются все разряды до первого нуля включительно на противоположные. Прибавить единицу, означает переключить все младшие разряды счетчика до первого нуля включительно.

Схема счетчика на JK-триггерах.

асинхронный счетчик с параллельным переносом

Каждый триггер имеет на входах JK 00 или 11, что определяется элементом «И», если младшие разряды в единицах, то на выходе 1, в противоположном случае 0. В первом случае, триггер изменяет свое состояние — на противоположное, во втором случае — нет.

1) Схема имеет максимальное быстродействие как счетчик, однако как делитель частоты проигрывает схеме с последовательным переносом.

Читайте так же:
Счетчик меркурий 201 астана

2) С увеличением разрядности, сильно увеличиваются затраты схемы:

а) растет число элементов «И»;

б) увеличивается количество входов у элементов «И»;

в) возрастает нагрузка на выходы триггеров, особенно Q1.

УГО этого счетчика.

Синхронный счетчик с параллельным переносом.

Большинство счетчиков с параллельным переносом четырехразрядные.

Если +1 = 0, на всех входах JK нули и триггеры окажутся в режиме хранения, по синхроимпульсу ни один триггер не изменит своего состояния. Если +1 = 1, то схема функционирует как предыдущая схема асинхронного счетчика с параллельным переносом, остальные параметры практически совпадают.

Счетчик со сквозным переносом.

tуст. = tТг. tз.пер. = tТг. + (n-2)t&. (tз.пер. на входах всех триггеров будет постоянное значение).

Разница между счетчиком с параллельным переносом и сквозного равна t&(n-3) = ∆t.

Средняя интегральная схема, и малая интегральная схема (СИС, МИС): T = (n-1)τ

Схема имеет меньшие аппаратные затраты по сравнению со схемой с параллельным переносом. В данной схеме перенос последовательно распространяется через элементы «И», поэтому в литературе ее называют также схемой с последовательным переносом. Если коньюнкторы и триггеры реализуются на схемах малой и средней интеграции, то их задержки соизмеримы и быстродействие схемы близко к быстродействию схемы с последовательным переносом. При реализации счетчика в БИС задержка внутри кристалла, часто на порядок меньше, задержки от кристалла до внешнего контакта (корпуса микросхемы) в этом случае быстродействие схемы приближается к счетчику с параллельным переносом.

Счетчики с групповым или комбинированным переносом.

Весь счетчик разбивают на группы. Внутри групп организуется параллельный перенос. Между группами перенос последовательный или сквозной.

Пока 4 младших разряда не равны 1, сигнал на входе +1 2-го и 3-го счетчика равны нулю и они сохраняют свое состояние. Когда первый счетчик досчитает до 15 Q1=Q2+Q4+Q8=1 и сигнал +1 перейдет в единицу «а» станет равным единице, по спаду +1 Q1= Q2= Q4= Q8=0 перейдет в состояние все нули, на выходе элемента «И» спад приведет к срабатыванию второго счетчика, и он увеличиться на единицу получим 16. повторный сигнал а=1, появится лишь когда первый счетчик заново досчитает до всех единиц. В представленной схеме между группами сквозной перенос. Чтобы получить последовательный перенос, надо убрать элементы «И» но добавить связь нарисованную штриховой линией.

Год

Реверсивные счетчики.

Это счетчики выполняющие, по крайней мере, 2 микрооперации: суммирование и вычитание. Существует два способа реализации данного счетчика:

а) Изменением межразрядных связей б) Обращение кодов.

При 1 верхние элементы И(1) заблокированы. Через нижние элементы проходит инверсное значение выхода предыдущего триггера на вход последнего триггера.

Получаем схему суммирующего счетчика с последовательным переносом.

При 0 уже заблокированы нижние элементы «И-НЕ» и прямые значения с выходов триггеров поступают на вход следующих триггеров (элемент 1,3). Получаем схему вычитающего счетчика с последовательным переносом.

б) Способ обращения кодов.

0 0 0 1 1 1

0 0 1 1 1 0

0 1 0 1 0 1

1 1 1 0 0 0 (инверсный «обращенный» код)

При увеличении прямого кода на единицу инверсное значение на единицу уменьшается. Следовательно, чтобы менять суммирование и вычитание необходимо выдавать на выход прямое значение триггеров при суммировании и инверсное при вычитании.

Однако при этом смена направления счета приводит к скачкообразному изменению кода на выходе. Чтобы смена направления счета не изменяла код необходимо выполнить двойное инвертирование: инвертировать содержание счетчика и выдавать противоположное значение с выходов триггеров. (Если выдавалось прямое значение, то перейти на инверсное или наоборот).

Счётчики с параллельным переносом

Из табл. 12.1 видно, что в суммирующем счетчике при поступлении на вход очередного счетного импульса переключаются все те триггеры, перед которыми все более младшие триггеры находились в состоянии 1, а также первый, следующий за ними (старший) погашенный триггер. Это свойство лежит в основе построения многоразрядных счетчиков с параллельным переносом между разрядами. На входе каждого триггера, кроме первого, включается конъюнктор. На входы каждого конъюнктора подаются сигналы с прямых выходов всех предыдущих триггеров и счетные импульсы (рис. 12.4, а). Такой счетчик имеет один вход и является асинхронным. Его недостатком является задержка переключения триггеров относительно среза входного импульса, обусловленная задержкой, вносимой конъюнкторами. При совместной работе такого счетчика с другими синхронными устройствами эту задержку необходимо учитывать. От указанного недостатка свободен синхронный счетчик с параллельным переносом (рис. 12.4, б). Его можно выполнить на синхронных двухступенчатых JK-триггерах. Подготовка триггеров счетчика к переключению осуществляется потенциальным сигналом СЕ (count enable — разрешение счета), который может быть сформирован с любой задержкой в пределах такта синхронизации. Переключение триггеров будет проходить строго по отрицательному фронту синхроимпульса, поступающего на вход С. Выход переноса CR используется при наращивании разрядности счетчика. Если счетчик составляется из групп, показанных на рис. 12.4, б, то выход CR (выход схемы формирования сигнала переноса) одной группы объединяется со входом СЕ следующей, более старшей группой.

Читайте так же:
Цифровая схемотехника счетчик это

Некоторые счетчики (например, К155ИЕ9) имеют по два входа разрешения (рис. 12.4, в): СЕТ (count enable trickte — разрешение переноса) и СЕР ( count enable parallel — параллельное разрешение счета). Такой счетчик получается, если фрагмент схемы рис. 12.4, б, обведенный штриховой линией, заменить фрагментом, показанным на рис. 12.4, в. Вход СЕТ разрешает формирование переноса CR. При наращивании разрядности выход CR соединяется со входом СЕТ следующей более старшей группы. Вход СЕР при наличии сигнала СЕТ разрешает переключение триггеров при поступлении синхросигнала на их входы С, которые выполнены также, как и в схеме на рис. 12.4, б. Входы СЕР всех групп можно объединить и подключить к источнику внешнего разрешающего сигнала. Если этого не требуется, то входы СЕР второй и всех следующих групп подключаются к выходу CR первой (самой младшей) группы.

Для получения вычитающих счетчиков необходимо использовать не прямые, а инверсные выходы триггеров.

Счетчики с параллельным занесением информации

В таких счетчиках имеются дополнительные входы параллельного занесения (параллельной загрузки) Di, сигналы с которых заносятся в триггеры при разрешающем сигнале на входе разрешения параллельной загрузки . На рис. 12.8 приведена схема двухразрядного суммирующего счетчика с входами параллельной загрузки D и D1. При элементы И1. И4 закрыты, на установочных входах и триггеров действуют нейтральные комбинации сигналов и счетчик работает в режиме суммирования по сигналам, поступающим на вход «+1». Если на вход разрешения параллельной загрузки подать сигнал , то элементы И1. И4 откроются, на установочные входы первого триггера поступят сигналы = , = , а на входы второго- сигналы , , под действием которых счетчик примет состояние Q1Q=D1D.

Инверсный вход сброса R служит для перевода счетчика в нулевое состояние. При R=1 на выходах элемента И2 и И4 устанавливается уровень логической 1, а на выходах элементов И1 и И3 – уровень логического 0, вследствие чего на установочных входах обоих триггеров устанавливаются комбинации сигналов , переводящие триггеры в нулевое состояние.

По подобной схеме выполнен интегральный 4-разрядный счетчик ИЕ15, имеющийся в сериях 530, К555, КР531.

Наличие входов параллельной загрузки существенно расширяет функциональные возможности счетчика, поэтому такие входы имеются у большинства интегральных счетчиков.

Читайте так же:
Счетчик часов работы оборудования

Схема счетчика с параллельным переносом

Элементы схемотехники цифровых устройств обработки информации

Электронные вычислительные машины выполняют арифметические и логические операции, при этом используется два класса переменных: числа и логические переменные.

Числа несут информацию о количественных характеристиках системы; над ними производятся арифметические действия.

Логические переменные определяют состояние системы или принадлежность её к определённому классу состояний (коммутация каналов, управление работой ЭВМ по программе и т.п.).

Логические переменные могут принимать только два значения: истина и ложь. В устройствах цифровой обработки информации этим двум значениям переменных ставится в соответствие два уровня напряжения: высокий — (логическая «1») и низкий — (логический 0»). Однако в эти значения не вкладывается смысл количества.

Элементы, осуществляющие простейшие операции над такими двоичными сигналами, называют логическими. На основе логических элементов разрабатываются устройства, выполняющие и арифметические, и логические операции.

В настоящее время логические элементы (ЛЭ) выполняются с помощью различных технологий, которые определяют численные значения основных параметров ЛЭ и, как следствие, качественные показатели цифровых устройств обработки информации, разработанных на их основе. Поэтому в данном пособии схемотехнике и параметрам ЛЭ различных технологий уделено должное внимание.

1 Арифметические и логические основы ЭВМ

1.1 Арифметические основы ЭВМ

В настоящее время в обыденной жизни для кодирования числовой информации используется десятичная система счисления с основанием 10, в которой используется 10 элементов обозначения: числа 0, 1, 2, … 8, 9. В первом (младшем) разряде указывается число единиц, во втором — десятков, в третьем — сотен и т.д.; иными словами, в каждом следующем разряде вес разрядного коэффициента увеличивается в 10 раз.

В цифровых устройствах обработки информации используется двоичная система счисления с основанием 2, в которой используется два элемента обозначения: 0 и 1. Веса разрядов слева направо от младших разрядов к старшим увеличиваются в 2 раза, то есть имеют такую последовательность: 8421. В общем виде эта последовательность имеет вид:

…2 5 2 4 2 3 2 2 2 1 2 0 ,2 -1 2 -2 2 -3 …

и используется для перевода двоичного числа в десятичное. Например, двоичное число 101011 эквивалентно десятичному числу 43:

2 5 ·1+2 4 ·0+2 3 ·1+2 2 ·0+2 1 ·1+2 0 ·1=43

В цифровых устройствах используются специальные термины для обозначения различных по объёму единиц информации: бит, байт, килобайт, мегабайт и т.д.

Бит или двоичный разряд определяет значение одного какого-либо знака в двоичном числе. Например, двоичное число 101 имеет три бита или три разряда. Крайний справа разряд, с наименьшим весом, называется младшим, а крайний слева, с наибольшим весом, — старшим.

Байт определяет 8-разрядную единицу информацию, 1 байт=23 бит, например, 10110011 или 01010111 и т.д., 1 кбайт = 2 10 байт, 1 Мбайт = 2 10 кбайт = 2 20 байт.

Для представления многоразрядных чисел в двоичной системе счисления требуется большое число двоичных разрядов. Запись облегчается, если использовать шестнадцатеричную систему счисления.

Основанием шестнадцатеричной системы счисления является число 16=2 4 , в которой используется 16 элементов обозначения: числа от 0 до 9 и буквы A, B, C, D, E, F. Для перевода двоичного числа в шестнадцатеричное достаточно двоичное число разделить на четырёхбитовые группы: целую часть справа налево, дробную — слева направо от запятой. Крайние группы могут быть неполными.

Каждая двоичная группа представляется соответствующим шестнадцатеричным символом (таблица 1). Например, двоичное число 0101110000111001 в шестнадцатеричной системе выражается числом 5C39.

Пользователю наиболее удобна десятичная система счисления. Поэтому многие цифровые устройства, работая с двоичными числами, осуществляют приём и выдачу пользователю десятичных чисел. При этом применяется двоично-десятичный код.

Читайте так же:
Схема подсоединения счетчика энергомера

Двоично-десятичный код образуется заменой каждой десятичной цифры числа четырёхразрядным двоичным представлением этой цифры в двоичном коде (См. таблицу 1). Например, число 15 представляется как 00010101 BCD (Binary Coded Decimal). При этом в каждом байте располагаются две десятичные цифры. Заметим, что двоично-десятичный код при таком преобразовании не является двоичным числом, эквивалентным десятичному числу.

1.2 Логические основы ЭВМ

Раздел математической логики, изучающий связи между логическими переменными, имеющими только два значения, называется алгеброй логики. Алгебра логики разработана английским математиком Дж. Булем и часто называется булевой алгеброй. Алгебра логики является теоретической базой для построения систем цифровой обработки информации. Вначале на основе законов алгебры логики разрабатывается логическое уравнение устройства, которое позволяет соединить логические элементы таким образом, чтобы схема выполняла заданную логическую функцию.

Таблица 1 – Коды чисел от 0 до 15

Десятичное числоКоды
Двоичный16-ричныйДвоично-десятичный
0000000
1000110001
2001020010
3001130011
4010040100
5010150101
6011060110
7011170111
8100081000
9100191001
101010A00010000
111011B00010001
121100C00010010
131101D00010011
141110E00010100
151111F00010101

1.2.1 Основные положения алгебры логики

Различные логические переменные могут быть связаны функциональными зависимостями. Функциональные зависимости между логическими переменными могут быть описаны логическими формулами или таблицами истинности.

Счетчик с параллельным переносом

Для повышения быстродействия счетчиков применяют различные способы ускорения переноса, как это делают и в сумматорах для сокращения времени сложения чисел.

Один из широко применяемых способов ускорения переноса в счетчиках основан на введении логических элементов, с помощью которых достигается возможность одновременного (параллельного) формирования сигналов переноса для всех разрядов. Для реализации этого способа применяют ТV-триггеры. На Т-входы всех триггеров одновременно подаются счетные импульсы, а на V-вход каждого триггера поступает сигнал переноса, формируемый логической схемой в виде уровня 1. Триггеры, на V-входе которых имеется сигнал переноса, одновременно опрокидываются с приходом очередного счетного импульса, и таким образом устанавливается новое состояние счетчика. Для определения вида цепи переноса в счетчике обратимся к уже рассмотренной табл. 2.4. Из нее следует, что первый разряд, как и в счетчике с последовательным переносом, должен быть построен на Т-триггере. Если применяется ТV-триггер, то на его V-вход следует подать 1 или соединить его с Т-входом.

Второй триггер опрокидывается счетным импульсом при наличии 1 на выходе первого триггера, а третий триггер опрокидывается при наличии 1 на выходах двух предыдущих триггеров. Обобщая эту закономерность на случай N-разрядного счетчика, получим, что каждый последующий триггер должен опрокинуться под воздействием счетного импульса при наличии 1 на выходах всех предыдущих триггеров. Следовательно, для формирования сигнала переносов каждый разряд счетчика необходимо включить элемент И и соединить его входы с прямыми выходами всех предыдущих разрядов, а выход с V-входом триггера данного разряда. Пример суммирующего счетчика с параллельным переносом на ТV-триггерах приведен на рис. 2.12. Быстродействие этого счетчика выше, чем счетчика с последовательным переносом, поскольку оно равно быстродействию одного разряда.

Рис. 2.12. Счетчик с параллельным переносом

Это является важным достоинством счетчиков с параллельным переносом, обеспечившим им широкое применение. Недостаток необходимости включения в схему логических элементов с разным, причем нарастающим от разряда к разряду, числом входов. Это нарушает регулярность структуры счетчика и ограничивает возможность наращивания его схемы. Частично этот недостаток можно устранить при использовании триггеров с входной логикой.

Читайте так же:
Водоканал московской области счетчики

Многие серии микросхем содержат JК-триггеры с входной логикой. Для преобразования JК-триггера в ТV-триггер необходимо объединить входы J и К в один, это и будет V-вход. У триггера с тремя конъюнктивно связанными J-входами и тремя конъюнктивно связанными К-входами могут быть образованы, следовательно, три конъюнктивно связанных V-входа. При реализации счетчика на таких триггерах исключаются дополнительные логические элементы в цепях переноса. Однако ограничение в разрядности счетчика остается. Поскольку имеющиеся интегральные JК-триггеры позволяют получить до трех V-входов, на них может быть построен лишь четырехразрядный счетчик с параллельным переносом (рис. 2.13).

Рис. 2.13. Счетчик на JK-триггерах с входной логикой

Вычитающий счетчик с параллельным переносом строится так же, как и суммирующий, но сигналы переноса снимаются с инверсных, относительно используемых в суммирующем счетчике, выходов триггеров.

Реверсивный счетчик, объединяющий возможности суммирующего и вычитающего, строится таким образом, чтобы обеспечивалось управление направлением счета с помощью сигналов на сложение Сс и вычитание Св. Поэтому его схема содержит дополнительную комбинационную часть, выполняющую указанную функцию.

Многие счетчики с параллельным переносом, выпускаемые в виде микросхем, имеют помимо основных выходов – дополнительные (рис. 2.14). На одном из выходов, обозначенном «> 15», сигнал 1 появляется при заполнении счетчика единицами, т. е. когда он перешел в состояние с номером 15. Следовательно, на этом выходе формируется сигнал переноса в следующий счетчик. На другом выходе, обозначенном «

В счетчике на рис. 2.15, а для счетных импульсов предусмотрены два входа. Если счетчик должен работать в режиме прямого счета, импульсы следует подавать на вход «+1», в режиме обратного счета – на вход «-1». При использовании такого счетчика в качестве реверсивного с одним источником импульсов необходимо предусмотреть внешнее устройство коммутации счетных импульсов на суммирующий «+1» либо на вычитающий «-1» входы. Вариант такой коммутирующей приставки к счетчику приведен на рис. 2.15, б. При подаче положительного импульса на S-вход RS-триггера на его прямом выходе установится единичный уровень, который откроет элемент 1 для счетных импульсов С0. Счетчик будет работать в режиме сложения. Если подать положительный импульс на R-вход триггера, откроется для счетных импульсов элемент 2 и счетчик будет работать в режиме вычитания.

Комбинированный, т. е. параллельно-последовательный перенос применяется при построении многоразрядных счетчиков, которые должны иметь высокое быстродействие. Функциональная схема таких счетчиков состоит из группы триггеров, внутри каждой из которых организуется параллельный перенос, а между группами – последовательный. В примере на рис. 2.15 счетчик состоит из четырехразрядных счетчиков с параллельным переносом. На выходе каждой группы триггеров включен элемент И, который формирует сигнал переноса в следующую группу при заполнении триггеров единицами.

Рис. 2.15. Реверсивный счетчик на Т-триггерах: а – функциональная схема; б – схема управляющая напряжением счета

Рис. 2.16. Многоразрядный счетчик с комбинированным переносом

Интегральные четырехразрядные счетчики с выходами переноса и займа объединяются с использованием этих выходов. Например, при объединении суммирующих счетчиков необходимо соединить выход «>15» одного со счетным входом другого. При объединении реверсивных счетчиков, имеющих выходы сигналов переноса «> 15» и займа « 15» первой микросхемы, и на 256, если использовать аналогичный выход второй микросхемы.

Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector