Sibprompost.ru

Стройка и ремонт
5 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Синхронные двоичные счетчики

Синхронные двоичные счетчики

Как мы уже упоминалось ранее, основным недостатком делителей, построенных на кольцевых счетчиках, является малый коэффициент деления. Двоичные счетчики в этом смысле более эффективны. Попробуем разработать синхронный счетчик, работающий по двоичному закону. Для этого обратим внимание, что переключение следующего разряда счетчика происходит только тогда, когда состояние всех предыдущих его разрядов равно единицам. Это состояние может быть легко определено при помощи логического элемента «И». Принципиальная схема одного из вариантов реализации четырехразрядного синхронного двоичного счетчика приведена на рис. 8.52.

Рис. 8.52.Принципиальная схема четырехразрядного синхронного двоичного счетчика

В этой схеме счетные триггеры реализованы на основе JK‑триггеров. В ней все триггеры переключаются одновременно, так как входной тактовый сигнал счетчика подается на вход синхронизации сразу всех триггеров. Разрешение переключения счетного триггера формируется схемами «И», включенными между триггерами.

При использовании нескольких микросхем для формирования переноса, предназначенного для последующих разрядов двоичного счетчика, в приведенной схеме синхронного счетчика формируется сигнал TC. В следующих микросхемах этот сигнал подается на входы CEP или CET. Переключение триггеров в схеме возможно только при подаче на оба этих входа логической единицы.

В качестве примера условно-графического обозначения синхронного двоичного счетчика приведем обозначение микросхемы К1533ИЕ10.

Рис. 8.53.Условно-графическое обозначение синхронного счетчика с возможностью параллельной записи

Рассмотрим в качестве примера реализацию 32-х разрядного двоичного счетчика. Для этого используем четыре микросхемы К1533ИЕ10. Получившаяся принципиальная схема синхронного 32-х разрядного двоичного счетчика приведена на рис. 8.54. При необходимости этот счетчик может быть легко превращен в любой недвоичный счетчик, как при помощи обратных связей, так и используя предварительную запись исходного состояния счетчика.

Рис. 8.54.Принципиальная схема 32-х разрядного синхронного двоичного счетчика

Будет ли счетчик находиться в режиме счета или в режиме параллельной записи определяется потенциалом на входах микросхем PE. При нулевом потенциале на этом входе PE производится запись информации с входов данных D во внутренние триггеры счетчиков. Именно поэтому на входы PE всех микросхем подан высокий потенциал (они подключены к источнику питания).

В схеме, приведенной на рис. 8.54, не используются входы параллельной записи, однако мы знаем, что входы цифровых микросхем нельзя «бросать»в воздухе, поэтому их следует присоединить либо к источнику питания, либо к общему проводу схемы. В данной схеме эти входы присоединены к источнику питания. Так как в принципиальной схеме, приведенной на рис. 8.54, применены микросхемы синхронных счетчиков, то все входы синхронизации должны быть соединены параллельно. Только в этом случае запись нового состояния счетчика во внутренние триггеры будет производиться одновременно.

Микросхема младших разрядов двоичного счетчика D1 должна работать всегда, пока на ее вход синхронизации поступают тактовые импульсы, поэтому входы разрешения счета CEP и CET в этой микросхеме присоединены к источнику питания.

Следующая микросхема D2 должна переключиться только тогда, когда во всех триггерах микросхемы D1 будет записана логическая единица. Для этого вход разрешения счета CEP соединен с выходом TC микросхемы младших разрядов D1. Второй вход разрешения счета остается подключенным к питанию схемы.

Следующая микросхема D3 подключается так же. Однако если не принять дополнительных мер, то время распространения сигнала разрешения счета при увеличении количества микросхем, использованных в счетчике, будет увеличиваться пропорционально количеству микросхем. Для того чтобы избежать этой ситуации, в схеме использован вспомогательный вход разрешения счета CEP. Сигнал с выхода TC микросхемы D1 подается на входы CEP всех последующих разрядов.

Глава 9. Индикаторы

Индикаторы предназначены для отображения различных видов информации для человека. Простейший вид информации — это двоичная информация. Например: исправен предохранитель или вышел из строя, включено питание или нет, задействован режим передачи или нет.

Особым видом двоичной информации можно считать пиктограммы, то есть небольшие картинки. Примером таких картинок можно назвать батарейку или антенну, вертикальные линии, отображающие уровень заряда этой батарейки или уровень принимаемого сигнала, колокольчик, будильник или замочек. Пример изображения пиктограмм приведен на рис. 9.1.

Читайте так же:
Кто оплачивает счетчики общедомового учета

Рис. 9.1.Пример пиктограмм

Часто требуется отображать информацию в десятичном коде. В этом случае используется десятиразрядный бинарный код. Каждому разряду ставится в соответствие изображение символа десятичной цифры. В этом смысле десятичный код практически не отличается от пиктограммы. Пример десятичного индикатора приведен на рис. 9.2. В каждый момент времени может отображаться только один символ.

Рис. 9.2.Пример десятичного индикатора

С целью экономии количества разрядов и упрощения конструкции индикаторов для отображения цифровой информации были разработаны семисегментные индикаторы. В них данные отображаются при помощи семи сегментов. Изображение такого индикатора приведено на рис. 9.3.

Рис. 9.3.Изображение семисегментного индикатора

Использование семисегментных индикаторов позволяет сформировать все десятичные цифры и часть букв алфавита, однако такие индикаторы отображают не все символы. Для отображения всех букв алфавита в настоящее время используются матричные индикаторы. Наиболее распространены матричные индикаторы 5´7. Пример изображения на таком индикаторе буквы S приведен на рис. 9.4.

Рис. 9.4.Пример изображения буквы S на матричном индикаторе

Для отображения перечисленных видов информации можно воспользоваться различными индикаторами, такими как малогабаритные лампочки накаливания, газоразрядные индикаторные лампы, жидкокристаллические или светодиодные индикаторы. Рассмотрим подробнее преимущества и недостатки каждого из этих видов индикаторов.

2.2.2 Асинхронные счетчики

Счетчики могут быть реализованы на триггерах различных типов. Простейший вариант построения трехразрядного суммирующего счетчика на Т-триггерах и диаграммы его работы показаны на рис. 4. 13.

Рис. 4. 13 Счетчик на Т-триггерах

В приведенном счетчике реализован последовательный перенос счетных импульсов, и все триггеры переключаются с разной частотой. Максимальная частота переключения у первого триггера. На рис. 4. 14 показан вариант построения счетчика на D-триггерах, работающих в счетном режиме.

Рис. 4. 14. Суммирующий счетчик на D-триггерах

Для реализации вычитающего счетчика в схеме на рис. 4.14 достаточно заменить инверсные выходы триггеров на прямые. Тогда при подаче импульса сброса R выходы счетчика установятся в единичное состояние и приход каждого счетного импульса будет изменять его состояние, описываемое убывающим двоичным кодом. Для реализации реверсивного счетчика перенос счетных импульсов можно организовать на основе схемы, показанной на рис. 4. 15.

Рис. 4. 15 Схема переноса для реверсивного счетчика

В рассмотренных схемах счетчиков реализован последовательный перенос счетных импульсов, что ограничивает их быстродействие из-за большого времени установления нового состояния, особенно при большой разрядности:

где ntзд.р – длительность задержки распространения сигнала триггера.

2.2.3 Синхронные счетчики и счетчики с параллельным переносом

Синхронные счетчики применяются для повышения помехоустойчивости счета и имеют дополнительный вход разрешения счета. Для построения таких счетчиков используются различные типы счетных синхронных триггеров. Схема одного разряда (счетной ячейки) синхронного суммирующего счетчика на DV-триггере показана на рис. 4.16,а). Сигнал переноса формируется логическим элементом 2И при наличии разрешающего сигнала V. Переключение триггера происходит по заднему фронту счетного импульса С при наличии сигнала V. Схема счетной ячейки для построения синхронного вычитающего счетчика показана на рис. 4.16,б). В отличие от суммирующей ячейки, здесь прямой выход триггера заменен на инверсный.

Рис. 4.16 Схемы синхронных счетных ячеек

На базе рассмотренных счетных ячеек можно реализовать ячейку реверсивного счетчика, показанную на рис. 4.17. Для управления направлением счета введен сигнал U/D, а для изменения направления счета и формирования сигнала переноса/займа использована схема ЗИ-ИЛИ.

Рис. 4. 17 Счетная ячейка синхронного реверсивного счетчика

Для повышения быстродействия счетчика используется параллельный перенос между разрядами. При этом счетные импульсы подаются одновременно на все разряды счетчика и сигналы разрешения счета формируются на логических элементах И, на входы которых подаются общий сигнал разрешения счета V и сигналы Q со всех предыдущих разрядов счетчика. Схема синхронного счетчика с параллельным переносом показана на

Рис. 4. 18 Синхронный счетчик с параллельным переносом

Быстродействие счетчиков с параллельным переносом не зависит от числа разрядов и определяется задержкой распространения сигналов через триггеры и элементы И. По сравнению со счетчиками с последовательным переносом максимальная частота счета может быть увеличена в (n — 1) раз. При повышении разрядности счетчиков возникают проблемы с реализацией многовходовых схем И, поэтому в таких случаях наиболее оптимальными по быстродействию и аппаратным затратам являются счетчики с параллельно-последовательным переносом.

Читайте так же:
Обнаружение счетчика с пультом

Состояния выходов четырехразрядного асинхронного двоичного счетчика

nQ4Q3Q2Q1nQ4Q3Q2Q1

Рис. 14.2. Схема асинхронного суммирующего счетчика на D-триггерах (а), графики его выходных сигналов (б) и схема переноса (в)

переключения. Максимальную частоту имеет первый триггер, а частоты переклю­чения каждого последующего триггера вдвое меньше. Поэтому в качестве первого триггера нужно использовать самый быстродействующий триггер, а быстродей­ствие других триггеров может быть ниже. Для повышения быстродействия можно также использовать ускоренное формирование сигнала переноса между разрядами счетчика.

Рис. 14.3. Схемы одноразрядных синхронных счетчиков: суммирующего (а) и вычитающего (б)

Синхронные счетчики. Для построения синхронных счетчиков используют различные типы счетных синхронных триггеров. Схемы одноразрядных синхрон­ных счетчиков приведены на рис. 14.3. Эти схемы реализованы на синхронных счетных триггерах и логических элементах И для формирования сигналов перено­са Р или займа Z. Схема одноразрядного синхронного суммирующего счетчика, приведенная на рис. 14.3 а, реализована подключением счетного входа С1 к счет­ному входу триггера, а для формирования сигнала переноса Р использовано логи­ческое произведение сигнала разрешения счета V и выходного сигнала Q, т. е. Р=VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом на выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы. При отрицательном перепаде сигнала на входе С состояние триггера не изменяет­ся. Очередное переключение триггера произойдет только по новому положитель­ному перепаду импульса на входе С, при наличии сигнала разрешения на входе V. Таким образом, счетная ячейка обеспечивает синхронное деление на два частоты входных импульсов.

Двоичная вычитающая ячейка от­личается от суммирующей тем, что пря­мой выход Q заменен на инверсный вы­ход `Q. На выходе такой ячейки форми­руется сигнал займа Z =VQ.

Одноразрядный реверсивный счет­чик реализуется по схеме, приведенной на рис. 14.4. Для изменения направ­ления счета и формирования сигналов переноса или займа использована ло­гическая схема 2И-ИЛИ. Для изменения направления счета введен специальный вход U/D (Up/Down): при U/`D =1 схема работает аналогично счетчику, изображенному на рис. 14.3 б, т. е.

является суммирующим счетчиком, а при U/`D = 0 она аналогична схеме, изображенной на рис. 14.3 б, т. е. переходит в режим вычита­ния. Использование этих ячеек позволяет реализовать многоразрядные синхрон­ные счетчики.

Схема четырехразрядного суммирующего двоичного синхронного счетчика с параллельным переносом приведена на рис. 14.5. Она отличается от счетчиков с каскадным соединением разрядов тем, что счетные импульсы поступают на так­товые входы С всех триггеров счетчика одновременно. При этом сигналы раз­решения счета формируются в логических элементах И как произведение сигнала разрешения счета V и сигналов Q с прямых выходов всех предыдущих триггеров.

Быстродействие счетчиков с параллельным переносом выше быстродействия декадных счетчиков. Минимальный период следования синхроимпульсов опреде­ляется суммой

где tт — время задержки триггера, tл — время задержки логической схемы. По сравнению с последовательным счетчиком максимальная частота счета параллель­ного счетчика увеличивается примерно в (n-1) раз и не зависит от числа каска­дов. В некоторых случаях функцию логических элементов можно реализовать на внутренних элементах триггера, тогда можно считать, что tл= 0 и быстродействие счетчика зависит только от задержки триггера, т. е. Tсч = tт.

Регистры сдвига. Триггерным регистром сдвига называют совокупность триг­геров с определенными связями между ними, при которых они действуют как единое устройство. В регистрах сдвига организация этих связей такова, что при подаче тактового импульса, общего для всех триггеров, выходное состояние каж­дого триггера сдвигается в соседний. В зависимости от организации связей этот сдвиг может происходить влево или вправо:

Ввод информации в регистр может выполняться различными способами, од­нако наиболее часто используют параллельный или последовательный ввод, при которых ввод двоичного ч исла осуществляется или одновременно во все разряды регистра, или последовательно во времени по отдельным разрядам. В счетчиках импульсов находят применение сдвигающие регистры с последовательным вводом и выводом и со сдвигом вправо. На рис. 14.6 а приведена схема четырехразрядно­го регистра сдвига, выполненного на RS-триггерах. В этой схеме каждый выход Q триггера соединен со входом S последующего разряда, а каждый выход`Q — с входом R. Тактовые входы всех триггеров соединены вместе, и поступление сиг­нала синхронизации осуществляется одним общим импульсом через логический элемент И-НЕ (DD7). Состояние первого триггера определяется входными сигна­лами на входах XI и X2 логического элемента И-НЕ (DD5). На вход X1 подается текущая информация, а на вход Х2 сигнал разрешения ее передачи. Логические элемент НЕ (DD6) используется для инвертирования входного сигнала, подавае­мого на вход S.

Читайте так же:
Что такое однотарифный тип счетчика

На рис.14.6 б приведены временные диаграммы выходных сигналов триггеров, а в табл. 14.2 ― состояния регистра сдвига при записи в первый разряд регистра единичного сигнала. Если при поступлении первого тактового импульса на входах X1 и X2 установлены сигналы Х1=Х2=1, которые затем снимаются к приходу второго тактового импульса, то в результате в первый триггер будет записан сигнал Q1=1. С приходом второго тактового импульса в первый триггер

Таблица 14.2

Состояние выходов четырехразрядного

пQ 1Q2Q3Q4

будет записан сигнал Q1=0, а на выходе второго триггера появит-ся сигнал Q2=1, который перед этим был на выходе первого триггера. При поступлении пос­ледующих тактовых импульсов единичный сигнал перемещается последовательно в третий и чет­вертый триггеры, после чего все триггеры устанавливаются в ну­левое состояние.

Сдвиговые регистры можно реализовать также на D-триггерах или JK-триггерах. Для всех регистров сдвига характерны следующие поло­жения: 1) необходима предварительная установка исходного состояние и ввод единицы в первый триггер и 2) для регистра из п триггеров после поступления п входных тактовых импульсов первоначально введенная единица выводится, вследствие чего прямые выходы всех регистров оказывается в нулевом состоянии.

Интегральные микросхемы регистров сдвига бывают реверсивными, т. е. выполнящими сдвиг в любом направлении: вправо или влево. Направление сдвига определяется значением управляющего сигнала. Регистры сдвига применяют в качестве запоминающих устройств, в качестве преобразователей последовательно­го кода в параллельный, в качестве устройств задержки и счетчиков импульсов.

Применение регистров сдвига в качестве счетчиков очень неэкономично, так как модуль счета Кс=п, в то время как для двоичных счетчиков Кс = 2 n .

Кольцевые счетчики. Распространенной разновидностью параллельных счет­чиков являются кольцевые счетчики, выполненные на базе регистров сдвига. Про­стейшая схема кольцевого счетчика получается при замыкании прямого выхода регистра сдвига с его входом. В таком счетчике единица, записанная в регистр на первом такте, с выхода Qn счетчика снова попадает на его вход и далее весь цикл повторяется. Модуль счета такого кольцевого счетчика имеет то же значение,

что и регистр сдвига, т. е. Кс=п. Для увеличения модуля счета можно или увели­чивать количество триггеров в кольце, или включать счетчики последовательно. Так, например, счетчик на 10 импульсов (KС=10) можно реализовать последова­тельным соединением одного счетного триггера и кольцевого счетчика из пяти триггеров.

Основным недостатком кольцевых счетчиков является их низкая помехозащи­щенность. Например, если под действием помехи исчезнет записанная в счетчик единица, то все триггеры окажутся в нулевом состоянии и счетчик работать не сможет. Для устранения подобных сбоев используются различные способы кор­рекции состояния счетчика. Схема счетчика с автоматической коррекцией состоя­ния приведена на рис. 14.8. В этой схеме независимо от того, в каком состоянии после включения окажутся триггеры, после четырех тактовых импульсов на входе С установится требуемое выходное состояние (1 0 0 0).

Счетчики Джонсона. Разновидностью кольцевых счетчиков являются счетчи­ки Джонсона. В этих счетчиках вход регистра соединен не с выходом Q, а с инвер­сным выходом `Q . . В результате, когда на вход счетчика поступают тактовые им­пульсы, то вначале все разряды счетчика заполняются единицами, а затем — ну­лями. Схема четырехразрядного счетчика Джонсона приведена на рис. 14.9, а состояние его выходов приведено в табл. 14.3.

Читайте так же:
Трубка счетчика гейгера мюллера

Таблица 14.3

Состояние выходов четырехразрядного счетчика Джонсона

nQ4Q3Q2Q1nQ4Q3Q2Q1

Как следует из табл. 14.3, модуль счета счетчика Джонсона в два раза больше модуля счета простого кольцевого счетчика, т. е. Кс = 2 n . В счетчике Джонсона, как и в других кольцевых счетчиках, могут быть сбои, вызванные помехами. Для кор­рекции нарушений, вызванных сбоями, также используются способы, с помощью которых производится переход из любой запрещенной комбинации в одну из раз­решенных.

Счетчики Джонсона широко используются в делителях частоты импульсов, генераторах случайных чисел, в устройствах памяти и др. На базе счетчика Джон­сона можно легко реализовать счетчики с любым четным модулем счета. При необходимости иметь нечетное значение модуля счета можно на вход первого разряда подавать вместо сигнала `Qn сигнал `Qn` Q n-1 как показано на рис. 14.9 б. При этом из набора выходных состояний счетчика Джонсона исключается одна кодовая комбинация, составленная из нулей.

Двоично-десятичные, или декадные счетчики могут быть реализованы на базе двоичных счетчиков при помощи взаимной связи между отдельными триггерами, входящими в счетчик. Схема декадного счетчика, построенная на базе рассмот­ренного ранее четырехразрядного двоичного счетчика (рис. 14.2), изображена на рис. 14.10 а. В этом счетчике взаимные соединения триггеров выполнены так, что первые девять счетных импульсов повторяют выходные сигналы триггеров для двоичного счетчика. Последний счетный импульс возвращает счетчик в исход­ное состояние. Сигналы на выходах такого триггера приведены на рис. 14.10 б.

Рис. 14.9. Схема четырехразрядного счетчика Джонсона с четным (а) и нечетным (б)

Рис. 14.10. Схема декадного счетчика на счетных триггерах (а) и сигналы на его выходах (б)

Как следует из временной диаграммы, сигналы на выходах счетчика для девя­ти импульсов совпадают с временной диаграммой, приведенной на рис. 14.2 в. Однако десятый импульс, вместо того чтобы установить счетчик в состояние 1010, как у двоичного счетчика, через дополнительные элементы и обратные связи воз­вращает четвертый триггер в нулевое состояние (Q4=0) и препятствует установке второго триггера в единичное состояние, сохраняя его нулевое состояние (Q2=0). В результате после десяти импульсов состояние декадного счетчика будет такое же, как и до начала счета.

Это обеспечивается блокированием второго, а значит, и третьего триггера через элемент DD5с выхода DD4 , а также переключением триггера DD4 через элементы DD6 и DD7 отрицательным перепадом с выхода Q1. Выходные состоя­ния декадного счетчика приведены в табл. 14.4. Такой десятичный счетчик обо­значают как «8 + 2», поскольку выход Q4 сохраняет нулевое состояние на протяже­нии первых восьми входных пульсов и переключается в единичное состояние во время действия двух последних импульсов. К таким счетчикам относятся многие интегральные десятичные счетчики, такие как К155ИЕ2 и др.

Подобным образом можно сформировать счетчик с любым модулем счета Кс. Если используется счетчик из п триггеров на 2 n возможных состояний, то за счет

Синхронные счетчики

Синхронные (или параллельные) счетчики представляют собой наиболее быстродействующую разновидность счетчиков. Наращивание их разрядности при соблюдении определенных условий не приводит к увеличению полной задержки срабатывания. То есть можно считать, что именно синхронные счетчики работают как идеальные счетчики, все разряды которых срабатывают одновременно, параллельно. Задержка срабатывания счетчика в этом случае примерно равна задержке срабатывания одного триггера. Достигается такое быстродействие существенным усложнением внутренней структуры микросхемы.

Вместе с тем недостатком синхронных счетчиков является более сложное управление их работой по сравнению с асинхронными счетчиками и с синхронными счетчиками с асинхронным переносом. Поэтому синхронные счетчики целесообразно применять только в тех случаях, когда действительно требуется очень высокое быстродействие , очень высокая скорость переключения разрядов. Иначе усложнение схемы управления может быть не оправдано.

Временная диаграмма работы синхронного счетчика (рис. 10.1) отличается от временной диаграммы синхронного счетчика с асинхронным переносом способом формирования сигнала переноса, используемого при каскадировании счетчиков для увеличения разрядности. Сигнал переноса CR (от английского » Carry «) вырабатывается в данном случае тогда, когда все выходы счетчика устанавливаются в единицу (при прямом счете) или в нуль (при обратном, инверсном счете ). Входной тактовый сигнал в образовании сигнала переноса при этом не участвует.

Читайте так же:
Нева счетчики инструкция по программированию

При каскадировании (совместном включении для увеличения разрядности), например, двух счетчиков тактовые входы С обоих счетчиков объединяются, а сигнал переноса первого счетчика подается на вход разрешения счета (ECT) второго счетчика. В результате второй счетчик будет считать каждый шестнадцатый входной тактовый импульс (так как он будет срабатывать только при переносе от первого счетчика). Выходные сигналы второго счетчика будут переключаться по фронту общего тактового сигнала одновременно с выходными сигналами первого счетчика. Условием правильной работы будет в данном случае следующее: за период тактового сигнала должен успеть выработаться сигнал переноса первого счетчика.

В стандартные серии микросхем входят несколько разновидностей синхронных ( параллельных) счетчиков (рис. 10.2). Различаются они способом счета (двоичные или двоично-десятичные, реверсивные или не реверсивные) и управляющими сигналами (наличием или отсутствием сигнала сброса). Все счетчики считают по положительному фронту тактового сигнала , все имеют выход переноса CR и входы расширения для каскадирования. Все счетчики имеют возможность параллельной записи информации.

Таблица 10.1. Режимы работы счетчиков ИЕ9 и ИЕ10

ВходыРежим
-R-EWRECRECTC
ХХХХСброс
1ХХ0 1Параллельная запись
11ХХХранение
11ХХХранение
11110 1Прямой счет

Счетчики ИЕ9 и ИЕ10 отличаются друг от друга только тем, что ИЕ9 — двоично-десятичный , а ИЕ10 — двоичный . Микросхемы имеют вход асинхронного сброса –R, по нулевому уровню на котором все выходы счетчика сбрасываются в нуль. Счет (только прямой ) производится по положительному фронту на тактовом входе С. Параллельная запись осуществляется синхронно, по положительному фронту на тактовом входе С при установленном в нуль сигнале разрешения записи –EWR. Сигналы ECR («Enable Carry » — разрешение переноса ) и ECT («Enable Count » — разрешение счета ) используются при каскадировании микросхем. Разница между этими сигналами в том, что сигнал ECR не только запрещает счет, как сигнал ECT, но еще и запрещает выработку сигнала переноса CR. Счет идет при единичных сигналах на обоих входах ECT и ECR и при единичном сигнале на входе –EWR. Положительный сигнал переноса CR вырабатывается при максимально возможном коде на выходах счетчика (15 для ИЕ10 и 9 для ИЕ9) и при положительном сигнале на входе ECR. Таблица режимов работы счетчиков ИЕ9 и ИЕ10 представлена в табл. 10.1.

Счетчики ИЕ12 (двоично-десятичный) и ИЕ13 (двоичный) отличаются от ИЕ9 и ИЕ10 тем, что они реверсивные, то есть допускают как прямой , так и обратный счет. Кроме того, у них несколько другое управление. Считают они также по положительному фронту тактового сигнала С при нулевом уровне на входе разрешения счета ECT. Прямой счет осуществляется при нулевом уровне на входе управления U/D, обратный — при единичном уровне на входе U/D. Переключение уровней на входах U/D и ECT допускается только при положительном сигнале на тактовом входе С. Сброс счетчиков ИЕ12 и ИЕ13 в нуль не предусмотрен, зато имеется возможность асинхронной параллельной записи информации по нулевому уровню сигнала параллельной записи –WR.

Положительный сигнал на выходе параллельного переноса CR появляется при достижении максимального кода (15 для ИЕ13 и 9 для ИЕ12) при прямом счете или при достижении нулевого кода при обратном ( инверсном) счете . Имеется также выход последовательного переноса Р, отрицательный импульс на котором вырабатывается при положительном сигнале CR и повторяет отрицательный импульс на тактовом входе С (аналогично рассмотренным ранее счетчикам ИЕ6 и ИЕ7).

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector