Sibprompost.ru

Стройка и ремонт
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Работа схемы двоичного счетчика

Счётчики

Счётчики используются для построения схем таймеров или для выборки инструкций из ПЗУ в микропроцессорах. Они могут использоваться как делители частоты в управляемых генераторах частоты (синтезаторах). При использовании в цепи ФАП счётчики могут быть использованы для умножения частоты как в синтезаторах, так и в микропроцессорах.

Вниманию любителей баннерорезок. Данная статья полностью искажается любыми антирекламными программами. Они очень не любят слово «счетчик», поэтому почти все рисунки вырезаются, насколько искажается текст не вчитывался 🙂

Двоичные асинхронные счётчики

Простейший вид счётчика — двоичный может быть построен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Для реализации T-триггера воспользуемся универсальным D-триггером с обратной связью, как это показано на рисунке 1.


Рисунок 1. Реализация счетного T-триггера на универсальном D-триггере

Так как схема T-триггера при поступлении на вход импульсов меняет свое состояние на противоположное, то её можно рассматривать как счётчик, считающий до двух. Временные диаграммы сигналов на входе и выходах T-триггера приведены на рисунке 2.


Рисунок 2 Временные диаграммы сигналов на входе и выходах T-триггера

Обычно требуется посчитать большее количество импульсов. В этом случае можно использовать выходной сигнал первого счетного триггера как входной сигнал для следующего триггера, то есть соединить триггеры последовательно. Так можно построить любой счётчик, считающий до максимального числа, кратного степени два. Такой счетчик называется двоичным счетчиком, а тот факт, что состояние триггеров меняется на противоположное в различные моменты времени по мере распространения цифрового сигнала, отображается термином: асинхронный двоичный счетчик.

Схема счётчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рисунке 3. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счётчика . Это число будет представлено в двоичном коде.


Рисунок 3. Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах

Для того чтобы разобраться, как работает схема двоичного счётчика, воспользуемся временными диаграммами сигналов на входе и выходах этой схемы, приведёнными на рисунке 4.


Рисунок 4 Временная диаграмма четырёхразрядного счётчика

Пусть первоначальное состояние всех триггеров счётчика будет нулевым. Это состояние мы видим на временных диаграммах. Запишем его в таблицу 1. После поступления на вход счётчика тактового импульса (который воспринимается по заднему фронту) первый триггер изменяет своё состояние на противоположное, то есть единицу.

Запишем новое состояние выходов счётчика в ту же самую таблицу. Так как по приходу первого импульса изменилось состояние первого триггера, то этот триггер содержит младший разряд двоичного числа (единицы). В таблице поместим его значение на самом правом месте, как это принято при записи любых многоразрядных чисел. Здесь мы впервые сталкиваемся с противоречием правил записи чисел и правил распространения сигналов на принципиальных схемах.

Подадим на вход счётчика ещё один тактовый импульс. Значение первого триггера снова изменится на прямо противоположное. На этот раз на выходе первого триггера, а значит и на входе второго триггера сформируется задний фронт. Это означает, что второй триггер тоже изменит своё состояние на противоположное. Это отчётливо видно на временных диаграммах, приведённых на рисунке 4. Запишем новое состояние выходов счётчика в таблицу 1. В этой строке таблицы образовалось двоичное число 2. Оно совпадает с номером входного импульса.

Продолжая анализировать временную диаграмму, можно определить, что на выходах приведённой схемы счётчика последовательно появляются цифры от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на счётный вход счётчика очередного импульса, содержимое его триггеров увеличивается на 1. Поэтому такие счётчики получили название суммирующих двоичных счётчиков.

Таблица 1. Изменение уровней на выходе суммирующего счётчика при поступлении на его вход импульсов.

номер входного импульсаQ3Q2Q1Q0
11
210
311
410
511
6110
7111
810
911
10110
11111
12110
13111
141110
151111

Условно-графическое обозначение суммирующего двоичного счетчика на принципиальных схемах приведено на рисунке 5. В двоичных счётчиках обычно предусматривают вход обнуления микросхемы R, который позволяет записать во все триггеры счётчика нулевое значение. Это состояние иногда называют исходным состоянием счётчика.


Рисунок 5. Четырёхразрядный двоичный счётчик

Существуют готовые микросхемы асинхронных двоичных счётчиков. Классическим примером такого счётчика является микросхема 555ИЕ5. Подобные схемы существуют и внутри САПР программируемых логических интегральных схем.

Двоичные вычитающие асинхронные счётчики

Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.

Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рисунке 6, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.


Рисунок 6 Схема четырёхразрядного двоичного вычитающего счётчика, построенного на универсальных D-триггерах

Временная диаграмма этого счётчика приведена на рисунке 7. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 1510. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу.


Рисунок 7. Временная диаграмма четырёхразрядного вычитающего счётчика

Это вызвано тем, что при поступлении переднего фронта тактового импульса первый триггер переходит в единичное состояние. В результате на его выходе тоже формируется передний фронт. Он поступает на вход второго триггера, что приводит к записи единицы и в этот триггер. Точно такая же ситуация складывается со всеми триггерами счётчика, то есть все триггеры перейдут в единичное состояние. Для четырёхразрядного счётчика это и будет число 1510. Запишем новое состояние вычитающего счётчика в таблицу 2.

Следующий тактовый импульс приведёт к изменению состояния только первого триггера, так как при этом на его выходе сформируется задний фронт сигнала. Запишем и это состояние в таблицу 2. Обратите внимание, что при поступлении каждого последующего импульса содержимое счётчика, построенного по анализируемой схеме, уменьшается на единицу. Этот процесс продолжается до тех пор, пока состояние счётчика не станет вновь равно 0. При поступлении новых тактовых импульсов процесс повторяется снова.

Все возможные состояния логических сигналов на выходах вычитающего счётчика, при поступлении на счётный вход схемы тактовых импульсов приведены в таблице 2. Таблица 2 фактически повторяет временные диаграммы, приведённые на рисунке 7, однако она более наглядно представляет физику работы счётчика. Просто мы при работе с числами привыкли иметь дело с цифрами, а не с напряжениями, тем более в зависимости от времени.

Таблица 2. Изменение уровней на выходе вычитающего счётчика при поступлении на его вход импульсов.

номер входного импульсаQ3Q2Q1Q0
11111
21110
3111
4110
5111
6110
711
810
9111
10110
1111
1210
1311
1410
151

Для тех, кто привык работать с реально выпускаемыми микросхемами средней интеграции, следует обратить внимание, что для примера были использованы D-триггеры, работающие по заднему фронту. Микросхемы, выпускаемые промышленностью, например, 1533ТМ2 (два D-триггера в одном корпусе) или SN74LVC1G79 (микросхемы малой логики) срабатывают по переднему фронту, поэтому схемы для суммирующего и вычитающего счётчика поменяются местами.

Следует отметить, что при применении для реализации двоичных счетчиков современных схем большой интеграции, таких как программируемые пользователем вентильные матрицы FPGA, мы можем применять D-триггеры срабатывающие как по переднему (нарастающему), так и по заднему (спадающему фронту).

Понравился материал? Поделись с друзьями!

  1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
  2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2010.
  3. Александр Ашихмин Цифровая схемотехника. Шаг за шагом. М, Диалог-МИФИ, 2008.
  4. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
  5. Клайв Максфилд Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойца. М, Додэка XXI, 2015.
  6. Шило&nbspВ.&nbspЛ. «Популярные микросхемы КМОП» — М.: «Горячая Линия — Телеком» 2002
  7. «CMOS Power Consumption and Cpd Calculation» «Texas Instruments» 1997
  8. «Input and Output Characteristic of Digital Integrated Circuits» «Texas Instruments» 1996
  9. «LOGIC MIGRATION GUIDE» «Texas Instruments» 2004

Вместе со статьей «Асинхронные счётчики» читают:

Синхронные двоичные счетчики

Синхронные счетчики являются самыми быстродействующими. Кроме того, методика их синтеза наиболее простая. К недостаткам синхронных счетчиков следует отнести их достаточно большую схемную сложность при большом числе разрядов.

Методика синтеза синхронных счетчиков практически ничем не отличается от методики синтеза триггеров, которые в данном случае выступают в роли запоминающих устройств. Единственное, пожалуй, отличие состоит в том, что в качестве исходных данных заполняется не таблица истинности, а таблица функционирования счетчика на весь цикл его работы.

Проведем синтез синхронного суммирующего двоичного счетчика с модулем счета Ксч = 8 и кодом 4-2-1, для чего составим соответствующую таблицу функционирования (табл. 3.18).

Таблица функционирования трехразрядного суммирующего двоичного счетчика

Табл.3.18 составлена таким образом, что номер такта n совпадает с числом, записанным в счетчике в двоичном коде. В каждой строке подразумевается наличие счетного (тактового) импульса, поэтому в целях сокращения объема таблицы столбец с данными о счетном импульсе по умолчанию опущен. Данные о предыдущем такте в таблице располагаются на соседней сверху строке.

Заполним алгебраические диаграммы выходов всех разрядов счетчика (рис. 3.24). Координатами в каждой диаграмме являются значения разрядов счетчика в (n – 1)-м такте. В каждую ячейку с данными координатами записывается состояние данного разряда в предыдущем (n – 1)-м такте в прямой или инверсной форме в зависимости от данных таблицы функционирования. Дальнейшая обработка алгебраических диаграмм ведется обычным образом. Одноименные ячейки заключаются в контуры (или выделяются серым фоном) и по ним считываются аналитические выражения соответствующих уравнений функционирования разрядов счетчика.

Рис. 3.24. Алгебраические диаграммы выходов трехразрядного суммирующего двоичного счетчика

Условное графическое обозначение синтезированного счетчика приведено на рис.3.25. Сокращенное обозначение СТ происходит от английского counter – счетчик.

Рис. 3.25. Условное графическое обозначение синхронного суммирующего двоичного счетчика

Из синтезированной схемы видно, что длительность процесса установления сигналов на выходе синхронного счетчика равна длительности задержки применяемых триггеров, т.е. Тз.сч = Тз.тр. Разрешающее время счетчика (минимальный период поступления счетных импульсов) также равняется разрешающему времени триггеров Тразр.сч= Тразр.тр. Однако с увеличением разрядности, т.е. в связи с добавлением необходимых конъюнкторов и, следовательно, затягиванием процесса записи новой информации в основные триггеры, разрешающее время счетчика увеличивается на значение средней задержки распространения сигналов в этом дополнительном элементе Тразр.сч=Тразр.тр. + Трз.р.ср.

Рассмотрим применение синтезированного счетчика в качестве преобразователя временного интервала в двоичный код, используемого, например, в радиолокационных станциях.

Принцип построения такого преобразователя состоит в подсчете числа N импульсов тактового генератора G, укладывающихся в преобразуемом (измеряемом) интервале времени Тизм (рис. 3.26)

Тизм = N Тn,

где Тn – период повторения тактовых импульсов.

Рис. 3.26. Схема преобразователя временного интервала в двоичный код

До прихода стартового импульса (1) управляющий RS-триггер находится в нулевом состоянии, поэтому тактовые импульсы не могут пройти через конъюнктор на вход счетчика СT (рис. 3.27), который также находится в нулевом состоянии, что обеспечивается своевременной подачей на него сигнала сброса (4).

Рис. 3.27. Временные диаграммы преобразователя временного интервала в двоичный код

Старт-импульс (1), отмечающий начало временного интервала, ставит триггер в состояние единицы (6), обеспечивающее прохождение тактовых импульсов (5) через конъюнктор в счетчик (7). Стоп-импульс (2), приходящий в конце временного интервала, возвращает триггер в исходное нулевое состояние, прекращая поступление тактовых импульсов в счетчик.

После окончания счета с помощью импульса считывания (3) показания счетчика записываются в D-триггеры, образующие регистр памяти RG. Для подготовки счетчика к измерению нового интервала времени после снятия показаний из него поступает импульс установки всех разрядов в нулевое состояние – импульс сброса (4).

Еще одним важным фактором является применение синхронных двоичных счетчиков в качестве делителей частоты повторения импульсов. Если взять любой счетчик с модулем счета Ксч, то частота импульсов на выходе его старшего разряда оказывается в Ксч раз меньше частоты тактовых (счетных) импульсов. Вообще же каждый разряд двоичного счетчика уменьшает частоту повторения импульсов в два раза, поэтому, переключая выход с одного разряда на другой, можно изменять коэффициент деления частоты повторения импульсов.

Этот метод заложен в построении делителей частоты повторения импульсов с управляемым коэффициентом деления, определяемым следующей формулой:

,

где Fп.вых – частота повторения выходных импульсов;

Fп.вх – частота повторения входных сигналов;

m – число двоичных разрядов счетчика и сигналов управления;

ai – разрядные сигналы управления, принимающие значения 0 или 1.

В этом случае сигналы, снимаемые с выходов разрядов счетчика, умножаются на соответствующие управляющие сигналы ai и объединяются на общем выходе устройства. Но для того чтобы эти сигналы были распределены по времени, необходимо предусмотреть специальное комбинационное цифровое устройство. Рассмотрим пример синтеза такого устройства на основе трехразрядного двоичного суммирующего счетчика. Для этого составим соответствующую таблицу истинности (табл. 3.19).

Таблица истинности КЦУ, расставляющего по тактам разрядные сигналы

Табл. 3.19 состоит из двух частей: в левой части указаны значения сигналов всех трех разрядов счетчика, а в правой – сигналы, следующие с частотой повторения импульсов каждого из разрядов, которые, если их перемножить на управляющие и счетные сигналы, будут объединены на общем выходе. Требования, предъявляемые к этим сигналам, заключаются в том, чтобы они не возникали одновременно (не более одного в каждом такте) и были максимально равномерно распределены по тактам.

Рассмотрим синтез вычитающего синхронного двоичного счетчика, составив соответствующую таблицу функционирования (табл. 3.20). Легко заметить, что такую таблицу можно получить путем инвертирования сигналов всех разрядов таблицы функционирования суммирующего счетчика, т.е. вычитающий счетчик можно получить из суммирующего, если выходные сигналы снимать с инверсных выходов его триггеров.

Таблица функционирования трехразрядного вычитающего двоичного счетчика

Табл. 3.20 составлена таким образом, что номер такта n не совпадает с записанным в счетчике числом. Верхнюю строку в ней занимает максимальное число 7. В конце цикла (нижняя строка) счетчик обнуляется.

Алгебраические диаграммы выходов всех разрядов вычитающего синхронного счетчика приведены на рис. 3.28.

Рис. 3.28. Алгебраические диаграммы выходов трехразрядного вычитающего двоичного счетчика

Для того чтобы не вводить в схему дополнительные элементы в виде конъюнкторов (или элементов И-НЕ, если сигналы снимать с неинвертированных выходов разрядов) и не ухудшать этим быстродействие счетчика, можно использовать универсальные JK-триггеры (рис. 3.29).

Рис. 3.29. Схема синхронного вычитающего двоичного счетчика

Рассмотрим пример использования вычитающего счетчика в устройстве преобразования двоичного кода во временной интервал (рис. 3.30).

Рис. 3.30. Схема преобразователя двоичного кода во временной интервал с использованием вычитающего счетчика

Работа схемы с использованием вычитающего счетчика происходит следующим образом.

Отрицательный перепад напряжения пускового сигнала (1) опрокидывает RS-триггер в состояние единицы. С этого момента начинается формирование выходного сигнала (2), и тактовые импульсы (3) через конъюнктор получают возможность проходить на вход с вычитающего счетчика СТ (импульсы 4). Это продолжается до тех пор, пока число тактовых импульсов не станет равным числу, предварительно записанному в счетчике, а все разряды счетчика при этом окажутся в нулевом состоянии, что будет зарегистрировано дизъюнктором. Тогда на его выходе (5) образуется отрицательный перепад напряжения, который вернет RS-триггер в исходное нулевое состояние, закончив этим формирование длительности выходного сигнала (2).

Рассмотрим теперь варианты реализации синхронных реверсивных счетчиков. Если счетные сигналы Тс поступают по двум шинам: суммирующей Тс.u (count up – считать на увеличение, в прямом направлении) и вычитающей Tc.d (count down – считать на уменьшение, в обратном направлении), то структура реализуемого счетчика следует из объединения с помощью дизъюнкции двух соотношений, выведенных для суммирующего и вычитающего счетчиков

Этой формуле соответствует схема, изображенная на рис. 3.31, которая лежит в основе счетчиков типа ИЕ7, выпускаемых промышленностью. Достоинством этой схемы является то, что в ней используются наипростейшие асинхронные Т-триггеры, не зависящие от номера разряда счетчика. К недостаткам можно отнести некоторое увеличение задержки переключения за счет введения дополнительных элементов И- ИЛИ-НЕ

Tз.сч. = Тз.тр. + Т з.р.ср.,

а также тот факт, что эти элементы зависят от номера разряда и усложняются с его увеличением.

Рис. 3.31. Схема синхронного реверсивного счетчика с тактовыми сигналами,
поступающими раздельно на суммирующий и вычитающий входы

Рассмотрим вариант реализации счетчика, в котором задержка переключения уменьшена до минимума, определяемого триггерами, а элементы И-ИЛИ-НЕ используются одинаковые. При этом возрастают требования, предъявляемые к триггерам (так как с увеличением номера разряда растет требуемое число управляющих входов J и К и необходим вход синхронизации). Здесь также наряду со счетным входом уместно наличие специального сигнала реверса R, который берется равным нулю в режиме суммирования и равным единице – в режиме вычитания.

Преодолеть указанные недостатки счетчиков в отношении неодинаковости разрядных триггеров и их сложности можно путем применения метода сквозного переноса. Однако за такое упрощение придется расплачиваться увеличением разрешающего времени счетчика и, следовательно, уменьшением максимальной частоты повторения счетных сигналов.

Идея сквозного переноса основана на том, что необходимые произведения образуются не каждый раз снова на каждом разряде счетчика, а накапливаются постепенно, при переходе от младших разрядов к старшим.

Схема двух разрядов такого счетчика приведена на рис. 3.32. В этой схеме сигналы переноса во время записи информации в основные триггеры разрядов проходят как бы насквозь через элементы И-ИЛИ, начиная с младшего (первого) разряда и кончая старшим. При таком способе управления триггерами в m-разрядном счетчике происходит задержка сигнала, равная времени (m – 1)Тз.р.ср., что увеличивает на это же значение разрешающее время данного счетчика по сравнению со счетчиком с синхронным (параллельным) переносом.

Рис. 3.32. Схема каскадов синхронного реверсивного счетчика со сквозным переносом

Существуют и другие версии сквозного переноса в синхронных счетчиках. Более простым способом на том же принципе реализуется сквозной перенос в суммирующих и вычитающих счетчиках.

Реверсивные счетчики широко используются в цифровых следящих системах, где управление производится с помощью стробов, следящих за каким-либо переменным параметром (например задержкой эхо-сигнала, отраженного от сопровождаемой цели). Если значение параметра, например Тэ (рис. 3.33), уменьшается, то наблюдаемый сигнал попадает в первый строб (Tстр1) и дискриминатор выдает импульс ТD, поступающий на вычитающую шину счетчика, если значение параметра увеличивается, образуется импульс ТU от второго строба (Тстр2), идущий на суммирующую шину.

Рис. 3.33. Структурная схема цифровой следящей системы с использованием реверсивного счетчика

Большая Энциклопедия Нефти и Газа

Вычитающий счетчик

Состояния трехразрядного вычитающего счетчика приведены в табл. 2.6. Из таблицы следует, что исходным состоянием счетчика служит единичное состояние всех разрядов. [31]

Схема с использованием вычитающего счетчика ( см. рис. 15.14) имеет много общего со схемой на рис. 15.9. Существенным отличием является то, что вместо элемента И — НЕ на выходе вычитающего счетчика включен дизъюнктор. Работа схемы происходит следующим образом. [33]

При построении асинхронного вычитающего счетчика достаточно заменить выходы Q триггеров на прямые выходы Q. В этом случае при поступлении импульса сброса R на всех выходах счетчика установятся единичные уровни, а при поступлении счетных импульсов на вход С, триггеры счетчика будут изменять свои состояния, описываемые последовательно убывающими двоичными числами. [35]

Синтезируйте четырехразрядный асинхронный двоичный вычитающий счетчик на основе асинхронных Г — триггеров. [36]

Блок таймера содержит 14-битовый вычитающий счетчик , 16-битовый регистр хранения, схему формирования выходного сигнала и схему управления таймером. Счетчик выполняет основную функцию данного блока, заключающуюся в подсчете импульсов, поступающих извне на вход TIMER IN. Регистр хранения в 14 младших битах содержит коэффициент счета N, который загружается в него при подготовке таймера к работе и задает начальное состояние счетчика. Два старших бита этого регистра составляют регистр режима ( RR), в котором хранится код ТМ2ТМ1 заданного режима работы таймера. Схема формирования обеспечивает форму сигнала TIMER OUT в соответствии с режимом работы таймера. Этот сигнал обязательно изменяет свое значение в момент окончания счета. Схема управления реализует заданный режим работы таймера и, в частности, осуществляет перезагрузку числа N из регистра в счетчик при организации циклической ( непрерывной) работы таймера. [37]

Сначала рассмотрим принцип работы вычитающего счетчика . [38]

Включение канала мультиплексора производится вычитающим счетчиком тактовых импульсов частотой 1Т 2 МГц ( таймером), в который в момент Т ( рис. И — — / прохождения мгновенным фазным напряжением и через нуль записывается числ N / 4, равное количеству тактовых импульсов, размещающихся на интервале времени в четверть периода промышленной частоты. Запись числа производится импульсом и и в момент изменения знака с отрицательного на положительный ( положительного перехода через нуль) мгновенным фазным напряжением. [40]

На рис. 12.19 приведена схема вычитающего счетчика . [42]

На рис. 3.46 показана схема вычитающего счетчика с последовательной передачей переносов. Для повышения скорости работы счетчика могут быть использованы последовательно-параллельные цепи передачи переносов. Как и суммирующий счетчик, вычитающий счетчик имеет период циклической работы, равный 2 импульсов. [43]

В измерительных приборах некоторых типов применяются вычитающие счетчики . [44]

Счетчики. Анализ и синтез

Главная > Документ

Информация о документе
Дата добавления:
Размер:
Доступные форматы для скачивания:

Лабораторная работа № 3

Счетчики. Анализ и синтез

Знакомство с принципом действия счетчиков различных типов.

Овладение методикой синтеза синхронных счетчиков с произвольным модулем счета.

Ознакомление с особенностями работы типовых счетчиков в интегральном исполнении.

2. Основные положения

Счетчиком называют цифровое устройство (цифровой автомат), сигналы на выходе которого, в определенном коде, отображают число импульсов, поступивших на счетный вход. Кроме того, в счётчиках выполняются такие микрооперации, как установка в исходное состояние, хранение и выдача слов. По мере поступления входных сигналов счетчик последовательно меняет свои состояния, образованные комбинациями состояний триггеров со счетным входом. Число разрешенных состояний счетчика называют модулем счета , коэффициентом пересчета или емкостью M (в общем случае , где n — число триггеров или двоичных разрядов счетчика). Счетчики классифицируют по значению модуля, направлению счета и способу организации межразрядных связей.

По значению модуля счета различают: двоичные (), двоично-кодированные с произвольным модулем , с одинарным кодированием и др.

По направлению счета: суммирующие (прямого счета — Up — counter ), вычитающие (обратного счета — Down — counter ) и реверсивные ( Up — Down — counter ).

По способу организации межразрядных связей различают счетчики с последовательным , параллельным и комбинированным переносами.

Кроме того, все перечисленные типы счетчиков принято делить на два вида: синхронные и асинхронные . При этом в асинхронных счетчиках изменение его состояния, вызванное воздействием очередного импульса, характеризуется последовательным во времени изменением состояний триггеров (как правило, это счетчики с последовательным переносом). В синхронных счетчиках смена состояний характеризуется одновременным во времени изменением состояний его триггеров. В этом качестве синхронные счетчики образуют один из видов синхронных автоматов, потому к ним может быть применена и стандартная методика синтеза этого класса автоматов.

Определим некоторые закономерности двоичных счётчиков. Соответствие между числом входных импульсов и состояниями 3-разрядного двоичного счетчика (прямой и обратный счет) представлено в табл. 3.1. Рассматривая табл. 3.1 для прямого счета, можно отметить две закономерности:

Значение переменной Q i изменяется тогда, когда переменная в соседнем младшем разряде Q i — 1 переходит из состояния «1» в состояние «0».

Значение выходной переменной Q i изменяется при поступлении очередного импульса счета в том случае, когда переменные во всех младших разрядах Q i — 1 , . Q 1 находятся в состоянии «1».

Первая закономерность указывает на возможность реализации счетчика асинхронного типа, вторая позволяет построить синхронный счетчик. Для вычитающего счетчика аналогичные закономерности можно сформулировать так:

1. Значение выходной переменной Q i изменяется, когда переменная в соседнем младшем разряде Q i — 1 переходит из состояния «0» в состояние «1».

2. Значение выходной переменной Q i изменяется при поступлении очередного импульса счета в том случае, когда все переменные в предыдущих младших разрядах Q i — 1 , . Q 1 находятся в состоянии «0».

голоса
Рейтинг статьи
Читайте так же:
Методика поверки счетчика импульсов си8
Ссылка на основную публикацию
Adblock
detector