Sibprompost.ru

Стройка и ремонт
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Алгебра переключательных схем

Алгебра переключательных схем. Логические схемы. Сумматор. RS-триггер.

Алгебра переключательных схем

Как говорилось в начале лекции 6, в 1938 году Клод Шеннон показал, что алгебра логики применима для описания самых разных процессов, в том числе релейных и транзисторных схем.

Принципы работы и тех и других примерно одинаковы: переключатели (будь это реле или транзисторы) могут находиться в состояниях “включен” и “выключен”, и соответствуют логическим переменным. Работает или не работает вся схема целиком (в том или ином смысле – “включена” она или “выключена”) определяет значение “функции” этих переменных.

Релейные схемы

В случае рэлейных схем, реле обозначается следующим образом:

Реле, которые должны быть открыты и закрыты одновременно, обозначаются одной буквой.

Реле, которые должны быть открыты в противофазе с другими, обозначаются отрицанием соответствующей переменной и изображаются сплошной линией:

Вся схема считается “истинной” (включенной), если через нее протекает ток, и “ложной” (выключенной) в обратном случае.

Логические операции транслируются очевидным образом. Конъюнкция соответствует последовательному соединению реле, а дизъюнкция – параллельному.

В настоящий момент, релейные схемы практически не используются в вычислительной технике: им на смену пришли транзисторные.

Транзисторные схемы

Транзисторные схемы работают достаточно похожим образом, и строятся на основе полевых транзисторов с изолированным затвором, так же известные как МОП-транзисторы (MOSFET), выполняющих роль переключателя. Однако, критерием “истинности” или “ложности” всей схемы является не протекающий ток, а значение напряжения (условно “высокое” или “низкое”)

Принципы работы полевых транзисторов

Полевые транзисторы состоят из двух полупроводниковых терминалов p- или n-типа (называемых исток (Source) и сток (Drain)), помещенных в субстрат соответственно n- или p-типа. N-тип соответствует электронной, а p-тип – дырочной проводимости. Сам транзистор обозначается по типу терминалов.

Так же присутствуют два терминала, называемых база (base) и затвор (gate), которые, собственно, и обеспечивают управление транзистором.

При приложении напряжения между базой и затвором, электроны или дырки притягиваются к области затвора, создавая канал проводимости между истоком и стоком. Изменение электрического поля между базой и затвором изменяет сопротивление этого канала.

Встречаются МОП-транзисторы с собственным (или встроенным) (depletion mode transistor) и индуцированным (или инверсным) каналом (enhancement mode transistor). Встроенный канал означает, что при нулевом напряжении затвор-база, канал транзистора открыт (т.е. проводит ток); для закрытия канала нужно приложить к затвору напряжение определенной полярности. Канал приборов с индуцированным каналом закрыт (не проводит ток) при нулевом напряжении затвор-база; для открытия канала нужно приложить к затвору напряжение определенной полярности. Полярность напряжения определяется типом проводников в транзисторе (N- или P-тип).

Что такое триггеры сумматор счетчик

Основные определения, термины
и понятия по военно-технической подготовке

  • Военно-техническая подготовка
  • Тактитка зенитных ракетных войск
  • Боевое применение зенитного ракетного комплекса

4.2. Основные элементы вычислительной техники

4.2.1. Логический базис И-ИЛИ-НЕ

Нижний уровень в иерархии цифровой аппаратуры занимают логические элементы . Это наименьшие функциональные части, из которых складываются цифровые устройства при их логическом проектировании и конструктивно- технологическом исполнении. Логические элементы реализуют простейшие функции или системы функций в соответствии с формулами алгебры логики (И, ИЛИ, НЕ, и др.).

Базовый элемент

Условное обозначение

4.2.2. Триггеры

Триггеры — это устройства с двумя состояниями. Они предназначены для запоминания двоичной информации. Триггеры широко используются для построения цифровых устройств с памятью, таких как счётчики, последовательные порты или цифровые линии задержки, применяемые в составе цифровых фильтров.

Рис 1. Схема простейшего триггера, построенного на инверторах.

В схеме любого триггера может быть только два состояния — на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q, то на инверсном выходе триггера будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе триггера Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.

Читайте так же:
Счетчик метрики через gtm
4.2.3. Регистры.

Регистр — устройство, используемое для хранения n-разрядных двоичных данных и выполнения преобразований над ними.

Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное[уточнить] цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.

Операции в регистрах

Типичными являются следующие операции:

  • приём слова в регистр (установка состояния);
  • передача слова из регистра;
  • сдвиг слова влево или вправо на заданное число разрядов в сдвиговых регистрах;
  • преобразование последовательного кода слова в параллельный и обратно;
  • установка регистра в начальное состояние (сброс).

Классификация регистров

Регистры классифицируются по следующим видам:

  • накопительные (регистры памяти, хранения);
  • сдвигающие или сдвиговые.
  • В свою очередь сдвигающие регистры делятся:
  • по способу ввода-вывода информации:
  • параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;
  • последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий — то же самое происходит и с остальными триггерами;
  • комбинированные;
  • по направлению передачи информации:
  • однонаправленные;
  • реверсивные.

Типы регистров

Регистры различают по типу ввода (загрузки, приёма) и вывода (выгрузки, выдачи) информации:

  • С последовательным вводом и выводом информации
  • С параллельным вводом и выводом информации
  • С параллельным вводом и последовательным выводом.
  • С последовательным вводом и параллельным выводом.

Использование триггеров с защёлками с тремя состояниями на выходе, увеличенная (по сравнению со стандартными микросхемами серии) нагрузочная способность позволяют использовать (в микропроцессорных системах с магистральной организацией) регистры непосредственно на магистраль в качестве регистров, буферных регистров, регистров ввода-вывода, магистрального передатчика и т. д. без дополнительных схем интерфейса.

Помимо вышеописанных двоичных регистров, регистр может основываться и на иной системе счисления, например троичной или десятичной.

Параллельные регистры

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

Сдвигающие (последовательные) регистры

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении тактового сигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).

Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.

Читайте так же:
Принцип работы индуктивных счетчиков
4.2.4. Счетчики.

Счётчик числа импульсов — устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

по числу устойчивых состояний триггеров:

  • на двоичных триггерах
  • на троичных триггерах
  • на n-ичных триггерах

по модулю счёта:

  • двоично-десятичные (декада)
  • двоичные
  • с произвольным постоянным модулем счёта
  • с переменным модулем счёта

по направлению счёта:

  • суммирующие
  • вычитающие
  • реверсивные
  • по способу формирования внутренних связей:

    • с последовательным переносом
    • с ускоренным переносом
    • с параллельным ускоренным переносом
    • со сквозным ускоренным переносом
    • с комбинированным переносом
    • кольцевые

    по способу переключения триггера:

    • синхронные
    • асинхронные
    • счетчик Джонсона

    Рис 2. Двухразрядный двоичный асинхронный суммирующий счётчик с последовательной организацией переноса на JK-триггерах. Наклонная черточка на C-входе JK-триггеров указывает, что изменение состояния триггеров происходит по фронту сигнала.

    4.2.5. Сумматоры.

    Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

    Классификация сумматоров

    В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

    По способу реализации:

    • механические.
    • электромеханические.
    • электронные.
    • пневматические.

    По принципу действия:

    • На счётчиках, считающие количества импульсов входного сигналах.
    • Функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса: каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в: ПЗУ, ППЗУ (аппаратные) или ОЗУ (аппаратные и программные).

    По архитектуре:

    • Четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю.
    • Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд.
    • Полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

    По способу действия :

    • Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании.
    • Параллельнопоследовательные, в которых одновременно параллельно складываются по несколько разрядов, объединённых в группы.
    • Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

    По способу организации переноса:

    • С последовательным переносом (Ripple-carry adder).
    • С ускоренным групповым переносом (Carry-lookahead adders).
    • Сумматор с условным сложением (Conditional sum adder).
    • С переключением переноса (с выбором переноса) (Carry-select adder).
    • С сохранением переноса (Carry-save adder).
    4.2.6. Шифраторы.

    Шифратор (кодер) —логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

    Читайте так же:
    Сцинтилляционный счетчик для чего используется

    Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

    Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

    n — число входов,

    m — число выходных двоичных разрядов.

    Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

    Число входов и выходов в полном троичном шифраторе связано соотношением:

    n — число входов,

    m — число выходных троичных разрядов.

    Число входов и выходов в полном k-ичном шифраторе связано соотношением:

    n — число входов,

    m — число выходных k-ичных разрядов,

    k — основание системы счисления.

    Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

    4.2.7. Дешифраторы.

    Дешифратор (декодер) — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k‑ичный код в kn‑ичный одноединичный код, где k — основание системы счисления.

    Одноединичный код — последовательность бит, содержащая только один активный бит/трит; остальные биты/триты последовательности неактивны.

    Активный бит/трит — бит/трит, равный либо единице, либо нулю (зависит от реализации дешифратора).

    Неактивные биты/триты — биты/триты:

    либо равные значению, инверсному (NOT) значению активного бита/трита;

    либо находящиеся в 3-м, высокоимпедансном состоянии.

    Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.

    Двоичный (k=2) дешифратор работает следующим образом:

    на вход дешифратора двоичное слово из n бит. Количество допустимых входных комбинаций из n бит равно 2n;

    на выходе у дешифратора формируется двоичное слово из числа бит, меньшего или равного 2n. В выходном слове всегда имеется один бит, активный бит, равный 1 или 0, остальные биты неактивны. Активность 0 или 1 зависит от конкретной реализации дешифратора. Неактивные биты либо все имеют состояние инверсное к активному биту, либо переводятся в 3-е, высокоимпедансное состояние.

    Дешифраторы являются устройствами, выполняющими двоичные, троичные или k‑ичные логические функции (операции).

    Рис 3. Символическое изображение абстрактного дешифратора.

    Регистры, счетчики и сумматоры

    При построении ЭВМ широко используются функциональные схемы, обеспечивающие операции хранения и преобразования информации над группами битов (машинными словами). Такие сложные схемы называются узлами. К типовым узлам относят: регистры, счетчики, сумматоры.

    Регистром называется узел, предназначенный для приема, временного хранения и выдачи машинного слова. Регистры могут также использоваться для некоторых операций преобразования данных: для сдвига кода числа (слова) на определенное число разрядов влево или вправо, для преобразования последовательного кода числа в параллельный и наоборот и т.д.

    Регистры представляют собой совокупность триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем, обеспечивающих выполнение различных операций над словом.

    На рис.3.14 показана функциональная схема n-разрядного регистра, построенного на RS-триггерах.

    Рис. 3.14. Схема регистра на RS-триггерах: а — функциональная схема; б — условное обозначение регистра

    Информация в регистр записывается под действием сигнала «Запись«. Предварительно перед установкой кода на регистр обычно на все разряды R подается сигнал сброса. На рисунке показано, что подключение к входам R дополнительных инверторов позволяет избежать этой предварительной операции. Здесь на вход каждого разряда поступает парафазный код двоичной цифры (xi — на вход Si и хi на вход Ri), т.е. прямое и инверсное значения кода подаются в противофазе.

    Читайте так же:
    Сброс счетчика brother 7025r

    На рис.3.15 изображена функциональная схема того же регистра, дополненная логическими элементами для преобразования хранящегося на регистре кода.

    Рис. 3.15. Схема выдачи информации из регистра

    По сигналу «Прямой код» с регистра считывается прямой код хранящихся данных, а по сигналу «Обратный код» — инверсное значение каждого разряда слова. Если оба эти сигнала поступают одновременно, то считывается парафазный код хранящейся информации. Более сложная логика на входе и выходе запоминающих элементов позволяет строить сдвигающие регистры.

    Счетчик узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результата в виде многоразрядного двоичного числа. Счетчик, состоящий из n-триггеров, дает возможность подсчитывать до N сигналов, связанных зависимостью: n = log2 N или N = 2 n .

    В ЭВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики.

    В основу построения любого счетчика положено свойство Т-триггеров изменять свое состояние при подаче очередного сигнала на счетный вход Т. На рис.3.16 показана схема трех разрядов суммирующего счетчика, построенного на Т-триггерах. Логика его работы представлена в табл. 3.10.

    Таблица 3.10. Таблица переходов трехразрядного счетчика

    Вход хСостояние
    Режим
    Хранение Счет

    Рис. 3.16. Организация счетчика на Т-триггерах: а — функциональная схема; б — временная диаграмма

    Сумматор узел ЭВМ, в котором суммируются коды чисел. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа.

    Сумматоры накапливающего типа строят на сложных JKRS-триггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов подается код второго операнда. По зависимостям (3.3) на каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результата суммы и может требовать дополнительных тактов сложения. Из-за этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко.

    Более часто для построения сумматоров используются сумматоры комбинационного типа. Обычно у такого сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результата (рис.3.17).

    Рис. 3.17. Упрощенная схема сумматора ЭВМ

    Регистр Рг1 предназначается для хранения кода первого операнда, регистр Рг2 — для хранения кода второго операнда. Сумматор по сигналам из устройства управления настраивается на выполнение определенной машинной операции, соответствующей коду операции, находящемуся в коде команды. Результат выполняемой операции фиксируется в регистре Рг3. При необходимости этот результат может использоваться для продолжения вычислений. Для этого предусматривается возможность перезаписи содержимого регистра Рг3 на Рг1 в качестве значения одного из операндов при выполнении очередной операции.

    Презентация на тему: Триггеры и сумматоры

    Триггеры и сумматоры Устройства АЛУ

    Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические и логические операции Состоит из устройств, построенных на логических элементах: Триггеры Полусумматоры Сумматоры Шифраторы Дешифраторы Счетчики Регистры

    Триггер Триггер — это устройство последова-тельного типа с двумя устойчивыми состояниями равновесия, предназна-ченное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется. В переводе – защелка, спусковой крючок

    Читайте так же:
    Цифровая схемотехника счетчик это

    Триггер RS-триггер или SR-триггер — триггер, который сохраня-ет своё предыдущее состоя-ние при нулевых входах, и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от английского англ. Set — установить) выходное состо-яние становится равным единице. А при подаче единицы на вход R (от английского англ. Reset — сбросить) выходное состоя-ние становится равным нулю.

    ТриггерОдин триггер хранит бит информации. Для хранения 1 байта необходимо ? триггеров Современные микросхемы памяти содержат миллионы триггеров На триггерах основана статическая память (кэш-память). А какая еще память бывает? Динамическая память (оперативная) устрое-на по принципу конденсатора: заряженный конденсатор соответствует 1, а неза-ряженный – 0

    РегистрНесколько триггеров можно объединить в регистр – устройство для хранения чисел с двоичным представлением цифр разрядов, которыми можно представить и адрес, и команду, и данные. Регистры содержатся в различных вычислительных узлах компьютера – процессоре, периферийных устройствах и т. д. Основными видами регистров являются параллельные и последовательные (сдвигающие).

    Регистр параллельныйПараллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Какова разрядность представленного на рисунке регистра?

    Регистр последовательныйЗдесь выход одного триггера подключен к входу последующего. Основное применение последовательного регистра — преобразование последовательного кода в параллельный. Например, при передаче кода символа с клавиатуры

    Типы регистровСумматор – регистр АЛУ, способный производить сложение, участвует в выполнении каждой арифметической операции Сдвиговый регистр – предназначен для выполнения операции сдвига Счетчики – схемы, способные считать поступающие на вход импульсы Счетчик команд – регистр устройства управления процессора (УУ), содержимое которого соответствует адресу очередной выполняемой команды; служит для автоматической выборки программы из последовательных ячеек памяти Регистр команд – регистр УУ для хранения кода команды на период времени, необходимой для ее выполнения. Часть его используется для хранения кода операции, остальные – для хранения кодов адресов операндов

    СумматорСумматор является центральным узлом арифметическо-логического устройства компьютера Сумматор выполняет сложение много-значных двоичных чисел Он представляет собой последовательное соединение одноразрядных двоичных сум-маторов, каждый из которых осуществляет сложение в одном разряде. Если при этом возникает переполнение разряда, то перенос суммируется с содержимым старшего соседнего разряда

    СумматорПо числу входов и выходов одноразрядных двоичных сумматоров различают: полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд); полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

    ПолусумматорПолусумматор — логическая схема имеющая два входа и два выхода.

    Полусумматор В двоичной системе счисления операция сложения двух двоичных чисел в одном разряде осуществляется по пра-вилу Формулы для разряда суммы и разряда переноса:

    Полусумматор Полусумматор используется для построения двоичных сумматоров. Полусумматор можно обозначить след. образом

    Одноразрядные двоичные сумматоры характеризующиеся нали-чием трёх входов, на которые подаются одноимённые раз-ряды двух складываемых чисел и перенос из пре-дыдущего (более младшего) разряда, и двумя выходами: на одном реализуется ариф-метическая сумма в данном разряде, а на другом – пере-нос в следующий (более старший разряд).

    голоса
    Рейтинг статьи
    Ссылка на основную публикацию
    Adblock
    detector