Sibprompost.ru

Стройка и ремонт
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Цифровая схемотехника (2)

Цифровая схемотехника (2)

Предположим, что необходимо разработать параллельный счетчик, ведущий счет по модулю 5. Минимальное число триггеров, обеспечивающее коэффициент счета 5, равно трем. Действительно, счетчик, содержащий три триггера, может находиться в одном из восьми состояний (включая нулевое состояние 000). Но чтобы получить Ксч =5, необходимо уменьшить количество состояний на величину 8-5=3. Три состояния счетчика должны быть запрещены.

Возможны следующие основные способы уменьшения числа состояний:

— начальная установка кода,

— принудительный насчет в процессе счета,

Под начальной установкой кода понимается предварительное занесение в счетчик перед началом счета числа, равного количеству избыточных состояний (для Ксч =5 их 3). Таким образом, количество импульсов, которые сосчитает счетчик до перехода в исходное состояние уменьшится на величину занесенного числа.

Принудительный насчет требует введения в схему счетчика дополнительных элементов, обеспечивающих в определенный момент занесение в счетчик числа равного количеству избыточных состояний. Примером построения счетчика по этому принципу может служить счетчик с Ксч=10, показанный на рисунке 5.8.

Рисунок 5.8- Счетчик с принудительным насчетом с Ксч=10

В течение первых восьми импульсов состояния счетчика изменяются обычным порядком как показано в таблице 5.3.

Таблица 5.3- Коды состояний счетчика с принудительным насчетом с Ксч=10

Число в счетчике

С приходом девятого импульса (строка 9а) на входах логического элемента И появляются три единицы, а на его выходе «0», которым устанавливаются по входам S триггеры Q2 и Q1, имеющие веса 4 и 2 соответственно. Это равносильно занесению в счетчик числа 6 – именно столько избыточных состояний при Ксч=10. После окончания девятого импульса (строка 9б) Q0 переходит в единичное состояние, и в итоге в счетчике оказывается число 15 вместо числа 9. Десятым импульсом счетчик переходит в исходное нулевое состояние.

Принцип принудительного обнуления реализован в ИМС К155ИЕ5, которая представляет собой четырехразрядный последовательный двоичный счетчик с изменяемым Ксч в пределах 16. Условное графическое обозначение счетчика К155ИЕ5 представлено на рисунке 5.9.

Рисунок 5.9- Счетчик с принудительным обнулением К155ИЕ5

Структура счетчика К155ИЕ5 показана на рисунке 5.10.

Рисунок 5.10- Структура счетчика с принудительным обнулением К155ИЕ5

Счетчик К155ИЕ5 состоит из четырех счетных триггеров на основе JK-триггеров, причем он содержит две независимые части с Ксч=2 (вход С1 и выход Q1) и с Ксч=8 (вход С2 и выходы Q2, Q3, Q4). С помощью внешних соединений Q1 с С2 можно получить последовательный счетчик с Ксч=2×8=16. Входы R1 и R2 служат для сброса (обнуления) счетчика, которое произойдет, если R1 = R2 = 1.

Принцип получения произвольного коэффициента счета основан на подаче единичных сигналов с выходов счетчика на входы обнуления.

Например, для получения Ксч=10 сначала определяют количество триггеров. Их должно быть четыре, т.к. 24=16, что больше, чем 10. Производят соединение Q1 с С2. Затем записывают в двоичной форме десятичное число десять: это будет Q1=0, Q2=1, Q3=0, Q4=1. При Ксч=1010 максимальный выходной код соответствует числу 910, а следующее за ним число – 010, а не 1010. Следовательно, соединив выходы Q2 и Q4, на которых единицы одновременно появляются после десятого импульса, со входами R1 и R2, получим обнуление счетчика десятым импульсом, что и будет соответствовать Ксч=1010. На рисунке 5.11 показан счетчик с Ксч=10, построенный по описанной методике.

Рисунок 5.11-Счетчик с Ксч=10 на основе ИМС К155ИЕ5

Микросхемы К155ИЕ6, К555ИЕ6, КР1533ИЕ6 представляют собой двоично-десятичный, реверсивный счетчик, работающий в коде 1-2-4-8. Его условное графическое обозначение представлено на рисунке 5.12.

Рисунок 5.12-Счетчик К155ИЕ6, К555ИЕ6, КР1533ИЕ6

Назначение выходов и входов микросхемы К155ИЕ6, К555ИЕ6, КР1533ИЕ6:

Читайте так же:
Принцип действия объемного счетчик

— входы +1 и -1 служат для подачи тактовых импульсов, +1 – при прямом счете, -1 – при обратном.

— вход R служит для установки счетчика в 0,

— вход L – для записи в счетчик информации, поступающей по входам D1 — D8.

Установка триггеров счетчика в 0 происходит при подаче лог. 1 вход R, при этом на входе L должна быть лог. 1. Для предварительной записи в счетчик любого числа от 0 до 9 его код следует подать на входы D1 — D8 (D1 — младший разряд, D8 — старший), при этом на входе R должен быть лог. 0, и на вход L подать импульс отрицательной полярности.

Режим предварительной записи можно использовать для построения делителей частоты с перестраиваемым коэффициентом деления. Если этот режим не используется, на входе L должен постоянно поддерживаться уровень лог. 1.

Прямой счет осуществляется при подаче импульсов отрицательной полярности на вход +1, при этом на входах -1 и L должна быть лог. 1, на входе R – лог. 0. Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >9 формируется отрицательный выходной импульс переполнения, который может подаваться на вход +1 следующей микросхемы многоразрядного счетчика. Уровни на выходах 1-2-4-8 счетчика соответствуют состоянию счетчика в данный момент (в двоичном коде). При обратном счете входные импульсы подаются на вход -1, выходные импульсы снимаются с выхода ≤ 0.

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРИ

1. Алексенко А.Г. Микросхемотехника. — М.: Радио и связь. — 1982.

2. Бирюков С.А. Применение цифровых микросхем серий ТТЛ и КМОП. -М.: ДМК. -2000

3. Букреев Я.П. Микроэлектронные схемы цифровых устройств.- М.: Радио и связь.-1990.

4. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре.- Л.: Энергоатомиздат.- 1986.

5. интегральные микросхемы: Справочник. Под ред. Тарабрина Б.В. -М.:Энергоатомиздат. -1985.

6. Малышев А.А. Основы цифровой техники.- М.: Радио и связь.- 1984

7. Овечкин Ю.А. микроэлектроника -М.: Радио и связь.- 1982.

8. Основи цифрових схем / І.П.Барбаш, М.П.Благодарний, В.Я.Жихарев, В.М.Ілюшко, В.С.Кривцов, П.М.Куліков, М.В.Нечипорук, Г.М.Тимонькін, В.С.Харченко.-Х.-Нац.аерокосмічний ун-т «Харк. авіац. ін-т». — 2002.

Цифровые счетчики и делители частоты

Значительная часть цифровой техники посвящена разработке счетчиков. С точки зрения радиотехники они интересны не как устройства, способные подсчитывать количества импульсов на своем входе, а как блоки, способные изменять частоту следования этих импульсов. Это свойство позволяет реализовать перестройку частоты сигнала на своем выходе в зависимости от поданного на счетчик цифрового кода. При этом на вход счетчика, работающего в данном случае в качестве делителя частоты, можно подавать сигнал с высокостабильных генераторов, таких как кварцевые генераторы или квантовые стандарты частоты, которые обычно не могут перестраиваться по частоте.

Работу цифровых счетчиков обычно начинают рассматривать с двоичных счетчиков. В качестве основных узлов, на которых реализуются любые счетчики, применяются . Его состояние меняется на прямо противоположное при поступлении очередного импульса на счетный вход C. На рисунке 1 приведена схема делителя частоты на 2, построенная на .


Рисунок 1. Схема делителя частоты на два

Временные диаграммы сигналов, подаваемых на вход и снимаемых с выхода этой схемы приведены на рисунке 2. Вход разрешения счета T позволяет запускать и останавливать работу триггера.


Рисунок 2. Временные диаграммы сигналов на входе и выходе делителя частоты на 2

Если теперь соединить подобные устройства последовательно, то мы получим схемы делителей частоты на два, четыре, восемь и т.д. Схемы двоичных счетчиков, реализованных подобным образом, получили название асинхронные двоичные счетчики. Они очень просты для понимания, однако редко применяются в качестве делителей частоты. Это связано с большим временем распространения сигнала со входа схемы до выхода, что приводит к значительному сдвигу фаз между всеми сигналами. На рисунке 3 приведен делитель частоты, реализованный на T-триггерах.

Читайте так же:
Лучший счетчик трафика для андроид


Рисунок 3. Схема формирователя частот f/2, f/4, f/8, f/16

Для построения делителей частоты с произвольным коэффициентом деления используются синхронные счетчики. В них реализуется минимальная задержка выходного сигнала относительно входного и одновременность переключения логических уровней на выходе схемы. В настоящее время выпускается достаточно большое количество микросхем синхронных счетчиков, которые можно использовать для разработки делителей частоты как с постоянным, так и с переменным коэффициентом деления (ДПКД). В качестве примера синхронного двоичного счётчика можно назвать К1533ИЕ10 (SN74ALS161A)


Рисунок 4. Условно-графическое обозначение и цоколевка микросхемы К1533ИЕ10

Преимуществом цифровых делителей частоты перед аналоговыми является большой коэффициент деления. С применением одной микросхемы К1533ИЕ10 или ей подобных можно получить коэффициент деления не более 16. Однако они легко каскадируются. При этом быстродействие более сложного делителя почти не уменьшается. На рисунке 5 приведена схема на трех микросхемах К1533ИЕ10 (1554ИЕ10).


Рисунок 5. Схема 16-разрядного делителя частоты на микросхеме К1533ИЕ10

Подобная схема позволяет реализовывать коэффициент деления до 65536. Этого уже вполне достаточно для применения в достаточно сложных синтезаторах частоты. Напряжение выходной частоты, также как и в схеме на рисунке 4, снимается с вывода TC. Следует отметить, что длительность импульса на этом выводе будет равна периоду входного колебания, поэтому на осциллографе наблюдать такую частоту будет довольно трудно. Если требуется увидеть прямоугольное колебание с одинаковой длительностью нулевого потенциала и единичного, то на выходе следует поставить схему, подобную приведенной на рисунке 1.

Понравился материал? Поделись с друзьями!

  1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
  2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2010.
  3. Шило В. Л. Популярные цифровые микросхемы. М, Радио и связь, 1987.
  4. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
  5. Шило&nbspВ.&nbspЛ. «Популярные микросхемы КМОП» — М.: «Горячая Линия — Телеком» 2002
  6. «CMOS Power Consumption and Cpd Calculation» «Texas Instruments» 1997
  7. «Input and Output Characteristic of Digital Integrated Circuits» «Texas Instruments» 1996
  8. «LOGIC MIGRATION GUIDE» «Texas Instruments» 2004

Вместе со статьёй «Цифровые счетчики и делители частоты» читают:

Методические рекомендации по выполнению домашней контрольной работы ОП.09 Цифровая схемотехника (стр. 2 )

Из за большого объема этот материал размещен на нескольких страницах:
1 2 3 4

Общие сведения о счетчиках. Назначение и типы счетчиков и пересчетных устройств. Классификация и параметры счетчиков. Принцип функционирования счетчиков. Максимальный (избыточный) и эффективный коэффициенты счета счетчика. Переполнение счетчика. Принципы построения и работы счетчиков на сложение и вычитание с последовательным, параллельным, сквозным и групповым переносом. Таблица переходов счетчиков (таблица истинности, таблица состояний) и закон функционирования счетчика (характеристическое уравнение). Разрядность и коэффициент пересчета счетчиков, весовое соотношение разрядов. Ввод и вывод информации в счетчиках (последовательный и параллельный). Синхронные и асинхронные счетчики. Счетчик с изменяемым направлением счета (реверсивный счетчик). Самоостанавливающийся счетчик. Декадный двоично-десятичный счетчик. Построение и принцип работы счетчиков с переменным коэффициентом пересчета. Кольцевые счетчики.

Построение суммирующего двоичного счетчика методом синтеза. Варианты графического изображения функциональных схем счетчиков (вертикальное и горизонтальное). Условное графическое обозначение счетчиков. Каскадное соединение счетчиков (многоразрядные счетчики). Схемы делителя частоты импульсной последовательности на основе двоичных счетчиков (назначение, принцип построения и работа делителей с различными коэффициентами деления).

Тема 3.3. Регистры

Общие сведения о регистрах. Назначение и типы регистров. Классификация регистров. Принцип построения и работы последовательных, параллельных, последовательно-параллельных и параллельно-последовательных регистров при вводе и выводе информации. Особенности парафазного параллельного регистра. Кольцевые регистры, их назначение, особенности построения и динамика работы. Регистры с высоким импедансом, применение их в вычислительных комплексах. Реверсивный регистр, назначение, принцип построения и особенности применения. Сдвигающие регистры с цепями приема двоичной информации в последовательном коде и выдачи — в параллельном коде и наоборот. Сдвигающие регистры как преобразователи кодов. Буферные регистры.

Читайте так же:
Счетчик внешний долги сша

Варианты графического изображения функциональных схем регистров (вертикальное и горизонтальное). Условное графическое обозначение регистров. Реализация схем регистров на триггерах различных

Раздел 4. Комбинационные цифровые устройства

Тема 4.1. Шифраторы и дешифраторы

Назначение шифраторов и дешифраторов как элементов преобразования числовой информации. Принцип построения и работы шифраторов и дешифраторов. Таблица истинности процесса функционирования шифратора и дешифратора. Матричные, линейные и прямоугольные дешифраторы. Емкость шифраторов и дешифраторов. Форматы входного кода: двоичный и двоично-десятичный. Многоступенчатые дешифраторы.

Условное графическое обозначение шифраторов и дешифраторов. Анализ схем шифраторов и дешифраторов в базисах ИЛИ, И-НЕ, ИЛИ-НЕ

Тема 4.2. Преобразователи кодов. Мультиплексоры и демультиплексоры

Назначение преобразователей кодов. Принцип построения и работы преобразователя двоичного позиционного числа в специальные двоичные машинные коды и машинных кодов одного вида в другой, преобразователя двоично-десятичного кода в двоично-десятичный код другого вида, преобразователя кодов для цифровой кодировки. Особенности построения схем при переходе из кодов одной системы счисления в другую. Таблица истинности процесса функционирования преобразователя кодов.

Условное графическое обозначение преобразователей кодов. Анализ схем преобразователей кодов в базисах ИЛИ, И-НЕ, ИЛИ-НЕ

Назначение мультиплексоров и демультиплексоров как элементов устройств передачи и приема информации. Мультиплексоры как цифровые многопозиционные переключатели-коммутаторы. Демультиплексоры как селекторы-распределители входного сигнала, расширители каналов.

Принцип построения и функционирования мультиплексоров и демультиплексоров. Особенности использования мультиплексоров для передачи информации из многих каналов в один в последовательном коде и преобразования параллельного кода в последовательный. Мультиплексорное и демультиплексорное дерево. Таблица истинности процесса функционирования мультиплексоров и демультиплексоров. Применение мультиплексоров и демультиплексоров как коммутаторов каналов. Понятие о селекторах-мультиплексорах. Условное графическое обозначение мульти-плексоров и демультиплексоров

Тема 4.3. Комбинационные двоичные сумматоры. Цифровые компараторы.

Назначение и классификация комбинационных сумматоров. Построение методом синтеза и условия функционирования одноразрядного комбинационного полусумматора. Таблица истинности процесса функционирования комбинационного сумматора. Построение и работа полного одноразрядного комбинационного сумматора.

Многоразрядные сумматоры последовательного и параллельного действия с запоминанием переноса, последовательным сквозным переносом, параллельным и групповым переносом. Способы повышения быстродействия параллельных сумматоров. Накапливающие двоичные сумматоры. Десятичные сумматоры. Каскадное соединение сумматоров. Условное графическое обозначение сумматоров. Анализ функциональных схем сумматоров

Назначение и классификация цифровых компараторов — схем сравнения. Основные операции поразрядного сравнения двух сравниваемых двоичных чисел на основе алгебры логики. Принципы равенства и неравенства двоичных чисел. Принцип построе­ния и процесс функционирования одноразрядного компаратора. Построение и работа многоразрядного компаратора. Таблица истинности функционирования компаратора. Способы наращивания разрядности компараторов. Каскадные схемы компараторов. Условное графическое

Раздел 5. Цифровые запоминающие устройства

Тема 5.1. Классификация и параметры запоминающих устройств. Оперативные запоминающие устройства

Общая характеристика и назначение цифровых запоминающих устройств. Классификация и параметры цифровых запоминающих устройств по физическим принципам работы, по технологии изготовления, способу изображения чисел, способу запоминания информации, по кратности считывания. Методы размещения информации (адресная и безадресная). Иерархия (структура) запоминающих устройств (ОЗУ, ПЗУ, ППЗУ). Основные характеристики запоминающих устройств: емкость, быстродействие, надежность и экономичность. Понятие о сверхоперативном запоминающем устройстве (СОЗУ). Организация безадресной и виртуальной памяти (магазинная, стековая, ассоциативная, непосредственная и прямой адресации).

Назначение, принцип построения и режимы работы оперативно-запоминающего устройства (ОЗУ) — запись, хранение и чтение информации в элементах памяти ОЗУ. Организация памяти в ОЗУ. Построение схем запоминающих элементов динамических и статических ОЗУ. Структура матриц накопителей информации ОЗУ. Схемы оперативных запоминающих устройств на основе ТТЛ-структуры и МДП-структуры с однокоординатной и двухкоординатной выборкой. Статические ОЗУ (регистровые, матричные, файловые, поразрядные, байтовые). Динамические ОЗУ. Условное графическое обозначение оперативно-запоминающего устройства

Читайте так же:
Для чего предназначен счетчик моточасов

Тема 5.2. Постоянные запоминающие устройства

Назначение и классификация постоянных запоминающих устройств (ПЗУ). Элементная база и организация постоянных запоминающих устройств. Постоянные запоминающие устройства масочного типа и программируемые пользователем. Построение ПЗУ различных видов. Принцип программирования пользователем ПЗУ (электрическим сигналом и маскированием). Особенности построения перепрограммируемых постоянных запоминающих устройств (ППЗУ). Схема ППЗУ с многократным электрическим перепрограммированием. ППЗУ с ультрафиолетовым стиранием и электрической записью. Условное графическое обозначение постоянных запоминающих

Раздел 6. Аналого-цифровые (АЦП) и цифро-аналоговые преобразователи (ЦАП) информации

Тема 6.1. Цифро-аналоговые преобразователи (ЦАП) и аналого-цифровые преобразователи (АЦП) информации

Назначение и основные параметры цифро-аналоговых преобразователей (ЦАП). Методы преобразования кода в аналоговый сигнал. Основные схемные решения построения цифро-аналоговых преобразователей: ЦАП с прецизионными резисторными матрицами и безматричные. Построение и принцип работы схемы ЦАП с прецизионными резисторными матрицами (ЦАП с весовыми двоично-взвешенными сопротивлениями) и на основе матрицы R-2R с суммированием токов. Схемотехнические принципы цифро-аналоговых преобразователей и их построение на электронных ключах. Условное графическое обозначение цифро-аналоговых преобразователей.

Назначение и основные параметры аналого-цифровых преобразователей (АЦП). Принцип аналого-цифрового преобразования информации. Понятие о дискретизации, квантовании и кодировании непрерывных сигналов. Методы преобразования аналогового сигнала в код. Принцип построения аналого-цифровых преобразователей сигналов по методам ступенчатого и последовательного приближения опорного напряжения и с параллельным преобразованием. Преобразователь угла поворота в двоичный код. Последовательные АЦП с единичным и с двоично-взвешенным приближением. Условное графическое обозначение аналого-цифровых преобразователей

Раздел 7. Микропроцессоры и микропроцессорные устройства

Тема 7.1. Микропроцессорные устройства

Основные определения и понятия о микропроцессорах как примерах цифрового автомата. Назначение, классификация и типовая структура микропроцессора. Два подхода к построению процессоров: принципы схемной логики и программируемой логики. Способы организации управления вычислительным процессом. Классификация микропроцессорных средств. Поколения микропроцессоров. Области применения микропроцессоров и микроЭВМ. Роль микропроцессорной техники при создании систем обработки данных. Перспективы развития и использования микропроцессорных средств.

Однокристальные микропроцессоры. Структурная схема и архитектурное построение однокристального микропроцессора. Состав, назначение и принципы взаимосвязи основных блоков в структурной схеме микропроцессора. Назначение основных сигналов и выводов. Взаимодействие устройств микропроцессора при выполнении команд управления. Команды микропроцессора. Особенности реализации команд передачи управления. Организация памяти микропроцессоров. Машинные такты и циклы (временная диаграмма циклов). Информация состояния. Запуск микропроцессора. Состояния захвата, прерывания, останова. Понятие

Цифровая схемотехника

  • Русский

от 3 до 4 часов в неделю

понадобится для освоения

2 зачётных единицы

для зачета в своем вузе

  • О курсе
  • Программа курса
  • Направления подготовки

О курсе

Цифровая схемотехника — это курс, посвященный изучению методов и средств построения устройств для автоматической обработки информации представленной в цифровой форме.

В курсе рассматриваются основные принципы и приемы проектирования инвариантные к технологической реализации.

Программа курса

Темы 1. Введение. Краткая история развития цифровой схемотехнической базы различных поколений. Классификация элементной базы. Электрические характеристики элементов.

Тема 2. Представление информации в цифровой форме. Представление логических переменных электрическими сигналами в потенциальной и импульсной системе. Параметры элементов и их связь с характеристиками.

Тема 3. Элементная база. ГОСТы и ЕСКД в цифровой схемотехнике. Условные графические и условные буквенные обозначения. Типы логик и их связь с условными графическими изображениями. Прямые и инверсные входы и выходы.

Тема 4. Логические основы цифровой схемотехники. Функции Алгебры Логики (ФАЛ). Способы задания функций. Понятие Базиса. СДНФ, СКНФ. Переход из одного базиса в другой. Комбинационная Схема. Минимизация ФАЛ методом Квайна Мак-Класски. Графические методы минимизации ФАЛ. Не полностью определенные функции. Минимизация не полностью определенных функций.

Читайте так же:
Что такое модемный счетчик

Тема 5. Комбинационные схемы. Постановка задачи, этапы анализа и синтеза комбинационных схем на базе аппарата ФАЛ. Реализация булевых функций на элементах. Синтез и функциональные узлы комбинационных схем: исключающие ИЛИ, мультиплексор, дешифратор, Использование мультиплексоров и дешифраторов для реализации логических функций. Увеличение разрядности комбинационных схем. Классификация сумматоров. Построение комбинационных сумматоров, быстродействие сумматора. Увеличение разрядности сумматора, организация цепей ускоренного переноса.

Тема 6. Временные параметры. Модель логического элемента. Временные параметры. Построение временных диаграмм комбинационных схем методом ранжирования. Построение временных диаграмм схем с памятью событийным методом. Анализ критического пути.

Тема 7. Состязания сигналов. Состязания сигналов в цифровых схемах: причины появления состязаний, переходные процессы в цифровых схемах. Классификация состязаний сигналов: примеры статических и динамических состязаний. Анализ цифровых схем на состязания. Устранение состязаний сигналов в комбинационных схемах. Способы синтеза цифровых схем, свободных от состязаний.

Тема 8. Схемы с памятью. Элементарные триггерные схемы на элементах И-НЕ, ИЛИ-НЕ. Классификация триггерных схем. Таблицы внешних переходов. Асинхронные и синхронные триггерные схемы. Триггерные схемы со статическим и динамическим управлением записью, двухступенчатые триггерные схемы. Примеры двухступенчатых триггеров типа RS, JK, DV, D, T. Примеры триггеров с прямым и инверсным динамическим управлением записью типов RS, JK, DV, D, T.

Тема 9. Проектирование триггера. Проектирование триггера с заданной таблицей перехода. Построение временных диаграмм работы триггера, определение динамических параметров: время переключения, время предварительной установки, время удержания, длительность импульса.

Тема 10. Разработка произвольного счетчика. Классификация счетчиков. Синхронные и асинхронные счетчики. Двоично-десятичные счетчики. Реверсивные счетчики. Увеличение разрядности счетчиков и организация цепей переноса, динамические параметры. Счетчики по модулю М. Проектирование счетчиков с заданным модулем пересчета.

Тема 11. Проектирование многофункционального регистра. Классификация регистров. Регистры хранения и сдвига. Многофункциональные регистры. Организация цепей ввода и вывода информации. Основные принципы проектирования регистров. Примеры регистров. Динамические параметры регистров. Распределители сигналов, формирователи импульсов.

Тема 12. Запоминающие устройства. Схемотехника запоминающих устройств: параметры и классификация ЗУ, временные диаграммы работы и динамические параметры; статические, динамические и постоянные ЗУ. Двух портовая память. Организация буферной (FIFO) и стековой (LIFO) памяти.

Тема 13. Особенности передачи сигналов в цифровых схемах. Типы выходных каскадов: логический выход, элементы с тремя состояниями, выход с открытым коллектором. Элементы индикации, оптоэлектронные развязки, генераторы импульсов, элементы задержки. Организация цепей питания: фильтрация питающих напряжений. Линии передачи сигналов, длинные линии, отражения, согласованная нагрузка.

Тема 14. Программируемая логика. ПЛМ и ПЛИС FPGA. Программируемые логические матрицы (ПЛМ), программируемая матричная логика (ПМК), базовые матричные кристаллы (БМК): базовые структуры, схемные и конструктивные особенности, примеры реализации функций. Программируемые логические интегральные схемы (ПЛИС). Классификация ПЛИС (FPGA, CPLD, FLEX, SOC и др.). Архитектура и топология ПЛИС. Основные элементы: конфигурируемые логические элементы (логическая таблица, триггер, мультиплексор, схемы ускоренного переноса), блоки ввода-вывода, блоки линий межсоединений, «теневое ЗУ». ОЗУ в ПЛИС, шины с тремя состояниями, система синхронизации. Конфигурация ПЛИС. Примеры реализации функций и типовых цифровых узлов.

Тема 15. Средства автоматизации проектирования и отладки цифровых устройств. Этапы проектирования цифровых устройств. Методика и средства автоматизированного проектирования. Использование языков высокого уровня для описания цифровых устройств: проблемно-ориентированный язык VHDL. Примеры проектирования цифровых элементов с применением языка VHDL: описание проекта, компиляция, тестирование и реализация на кристалле FPGA. Тема 16. Заключение. Перспективы развития цифровой схемотехники

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector